チップ-パッケージ-ボードの協調設計をテーマにしたパネル・ディスカッションが，「EDS Fair 2011」（1月27日と28日にパシフィコ横浜で開催）の特設ステージで行われた。討論会のタイトルは，「設計維新：こうすればできる、LSI／パッケージ・ボードの協調設計～協調設計が日本の製品を変える！～」だった。設計維新は今回のEDSF全体のキャッチ・コピーであり，この討論会ではそれを協調設計で起こすことを狙っていた。
合計で12名のパネラが登壇する「大型」の討論会である。司会は日経BPの小島郁太郎氏が務めた。2年前のEDS Fair 2009でも同氏の司会で，同様なテーマでパネル・ディスカッションがあった(Tech-On!関連記事)。今回は，協調設計そのものの意義や課題について，2年前よりも掘り下げた内容だった。パネル・ディスカッションは４部構成で，半導体の声，セットの声，EDAの声，全体のまとめという順序で進んだ。会場には立ち見が出るほど，盛況だった。
まずは半導体のパネルで問題提起
最初のパネル討論会（半導体の声）には，半導体メーカー3社からパネリストが登壇した。ソニーの田中修治氏（コンスーマー・プロフェッショナル＆デバイスグループ 半導体事業本部 設計基盤技術部門 ミックスドシグナルデザインソリューション部 担当部長），富士通セミコンダクターの佐藤厚志氏（開発・製造本部 設計共通技術統括部 第一技術部），リコーの大槻隆志氏（電子デバイスカンパニー 画像LSI開発センター CAD室 シニアスペシャリスト）である。
タイミングと雑音問題を解決する必要があることや，作り直しが許されないことなどを背景にして，協調設計が不可欠になっていることが明らかにされた。各パネラが，自社における協調設計フローを紹介した。
また，協調設計には，性能向上やTATの短縮，コスト削減に加えて，ボードまで含めたリファレンス設計の提供による付加価値の向上や，トラブル・シューティング時間の削減といった効果があるとの指摘があった。ただし，セットアップや設計変更の反映が煩雑だったりする課題があり，その克服が必要ということでパネラ間で意見が一致した。
セット・メーカーによるボード設計時に半導体モデルは必須
2番目のパネルは，セット・メーカーのエンジニアが3名登壇して行われた。東芝の岡野資睦氏（デジタルプロダクツ＆ネットワーク社 デジタルプロダクツ開発センター 実装開発センター CAD・CAE推進担当 主務），トッパンNECサーキット ソリューションズの金子俊之氏（設計部 マネジャー），キヤノンの林靖二氏（生産技術本部 生産技術研究所 実装技術第三研究室）である。
このパネルでは、「基板上の対策だけではタイミングや電圧のマージンの確保が困難である」という意見が出た。また協調設計で行える対策として，バッファ能力や，信号／電源／グランド・ピンのアサインの最適化が挙げられ，実際の解析例が示された。
従来，セット・メーカーでのボード設計は，半導体（ICやLSI）が出来上がってからスタートしていた。今回のパネルでは，そのスタイルから脱却して，半導体とボードを同時に設計するスタイルへの変革が必要だとした。
それを実現するためには，半導体メーカーが必要なモデルを提供することが欠かせないとの意見が出た。また，半導体設計とボード設計の間で用語や言葉の定義を合わせておき，設計指針の決定時に「勘違い」が起こらいようにすることも大切だとの指摘があった。
