インドIndian Institute of Scienceと米IBM Corp.は，2層グラフェン（bilayer graphene）をチャネルに用いたFET（2層グラフェンFET）のオン/オフ比を高める手法を開発した（講演番号32.4）。従来提案されていたメタル・ソース・ドレイン構造に代えて，ソース電極とドレイン電極に半導体材料を使う。これにより，オフ状態においてドレイン電極からソース電極に流れ込むリーク電流を抑えられることを理論計算で示した。同グループの試算によると，今回の構造を採用することにより，ゲート長20nmの2層グラフェンFETでは，104台のオン/オフ比と110mV/ケタのSファクタを実現できる見通しという。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録（無料）
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に！
春割キャンペーン実施中！
＞＞詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG／SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル＆ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。
