フランスCEA-LETI，同Universite de Savoie，伊仏STMicroelectronics社は共同で，65nm世代のCMOS回路を形成したSiウエハーにTSV（Si貫通ビア）を作り込んだ場合に，TSVがCMOS回路の特性に与える影響を解析した（講演番号35.1）。単一のMOSFET，および101個のインバータ回路から成るリング・オシレータ回路について，TSVを作り込んだことによる熱機械的（thermo-mechanical）な影響と電気的な影響を調べた。TSVとMOSFETの間に電気的な結合（容量結合）が作用することを，初めて実験的に明らかにしている。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録（無料）
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に！
春割キャンペーン実施中！
＞＞詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG／SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル＆ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。
