Virage，NXP発のアナログIPコアとオンチップ・バスIPコアなどを発売
米Virage Logic Corp.は，アナログIPコア・ファミリの「SiANA」（ニュース・リリース1）とSoCインフラ回路IPコア・ファミリの「Integra」（ニュース・リリース2）を発表した。どちらも，もともと2009年11月に買収したオランダNXP Semiconductors Ltd.のCMOS SoC向けIPコアであり（Tech-On!関連記事，同2），Virageの製品として販売できるように仕上げた。
アナログIPコアのSiANAは台湾TSMC（Taiwan Semiconductor Manufacturing Co., Ltd.）の90nm，65nm，45nmの低電力プロセス向けに設計されている。デジタル・テレビやセットトップ・ボックス，携帯型音楽プレーヤなどのデジタル民生機器，および携帯電話や無線LANなど用の通信機器を狙う。
SiANAは三つの製品群からなる。クロック関連回路，データ・コンバータ，基準電圧/センサである。クロック関連回路には，水晶発振回路，PLL，スペクトラム拡散機能付きPLLが含まれる。水晶発振回路の周波数は32kHzや66MHzなど，PLLとスペクトラム拡散機能付きPLLは入力4kHz〜150MHzで出力4.3MHz〜550MHzのものなどが用意されている。
データ変換器は16ビットのオーデオ用A-D変換器や同D-A変換器，ビデオ用の12ビットの高速A-D変換器，制御用途の10/12ビットのA-D/D-A変換器などがある。基準電圧/センサには，0.7Vや1.2Vのバンドギャップ基準電圧源，温度センサなどを用意する。
一方，SoCインフラのIntegraファミリは，マルチレイヤのオンチップ・バスの「Integra Multi-layer Network」，制御用オンチップ・バスの「Integra Control Network」，QoS回路の「Integra QoS Engine」，メモリ・コントーラの「Integra Memory Controller」などからなる。Integra Multi-layer NetworkはAMBA AXI/AHB/APBプロトコルをサポートする。同期，非同期，ソース・シンクロナスのバス・ブリッジを用意している。マルチクロック，マルチボルテージのチップに対応可能という。
Integra Control Networkは，制御端子をつなぐもので，同じくAMBA AXI/AHB/APBプロトコルをサポートする。Integra QoS Engineはオンチップ・バスとメモリ・コントローラの間に入れて，QoSを提供するもの。例えば，特定のポートのレイテンシのレートを保証する。Integra Memory Controllerとしては，今回，埋め込みSRAMブロックおよび同ROMブロック向けの回路を用意した。AMBA AXI用とAHB用がある。
なおVirageは，1カ月ほど前にNXPからのCMOS SoC向けIPコアのうち，プロセサ周辺回路を「Processor Peripheral IP Core」として発売している（当時の日本語版ニュース・リリース3）。UARTやUSART, GPIO, SPI, I2Cなどの入出力回路, 汎用タイマやウオッチドッグ・タイマなどのタイマ回路が含まれる。
