池上通信機とディジタルメディアプロフェッショナル，Cadenceの高位合成ツールを導入
米Cadence Design Systems, Inc.は，池上通信機とディジタルメディアプロフェッショナル（本社：東京都武蔵野市，以下DMP）がそれぞれ，Cadenceの高位合成ツール「C-to-Silicon Compiler」を採用したと発表した（日本語版ニュース・リリース）。池上通信機は同社の映像機器向けのFPGA設計に，DMPはグラフィックス処理IPコアの開発で，C-to-Silicon Compilerを適用する。
ニュース・リリースには，両社のコメントが紹介されている。池上通信機からは駒野目裕久氏（取締役（研究・開発，製品開発，特許担当））のコメントが寄せられている。同氏によれば，映像関連機器の多画素化，高機能化を背景に，製品に搭載される信号処理が複雑化，高速化および大規模化している。従来の設計手法では，同信号処理のアルゴリズムの検討から実装，検証まで多大な時間がかかり，開発期間短縮の妨げとなっていた。しかも，多大な時間と経費を費やした成果が特定のFPGA向けの設計であるため，再利用が難しいといった課題も抱えていたという。
「このような問題の根本的な解決を狙って，我々は高位合成の技術に注目していた。市販の高位合成ツールの中でもCadenceのC-to-Silicon Compilerの合成品質や柔軟なFPGAサポートが，我々の要求に応えてくれる可能性があると判断した。同ツールの採用により，今後，設計期間が大幅に短縮されるものと期待している」（同氏）。
一方，DMPからは大渕栄作氏（取締役ハードウェア開発部長）のコメントが寄せられている。DMPによれば，高位合成ツールを利用した開発手法を採ることで，特定の半導体技術に依存せずかつ再利用性の高いIPコアが開発できるために，コストが大幅に削減できるという。「IPコアの再利用や設計変更の柔軟性を考慮し，今後も積極的に高位合成を利用したIP設計を展開したい。CadenceのC-to-Silicon Compilerを中核にしたTLM（transaction level modeling）の設計・検証フローが我々の目指すところと一致しており，今後は同フローを，ハードウェアの設計のみならずソフトウェアとの協調設計にも展開していく予定である」（同氏）。
