図1●講演する塚本泰隆氏
Tech-On!が撮影。スクリーンはリコーのデータで，高位合成を適用した回路規模が大きくなってきたことなどを説明。
[画像のクリックで拡大表示]
図2●三つのSystemCモデル
今回，対象にしたのは，一番左の「仮想HWモデル開発」のSystemCモデルと，一番右の「動作合成用モデル開発」の同モデル。リコーのデータ。
[画像のクリックで拡大表示]
SystemCや高位合成（動作合成）などを使う，SoCのシステム・レベル設計（いわゆるESL：electronic system level）が当たり前になってきた。少し前までは，「SystemCやC言語，高位合成が実際のチップ設計に使えるかどうか」という視点の講演が多かったが，最近は「使うのは当たり前」として，「どう使うか」の視点の講演が増えている。
先週末の7月2日に米Open SystemC Initiative（OSCI）が新横浜で開催したセミナー「SystemC Japan 2010」でも，そうした講演を聞くことができた。例えば，ソニーは同グループで適用中のSystemC設計フローを紹介した。マージンを最小化することを目的に，システム・レベルで最適化を図る(Tech-On!関連記事)。ソニーの講演は同セミナーの最後にあったが，ユーザー講演のトップ・バッターだったリコーもSystemCの活用術について講演している。
登壇したのは，リコーの塚本泰隆氏（電子デバイスカンパニー 画像LSI開発センター 設計技術室 シニアスペシャリスト）である（図1）。講演タイトルは「動作合成とバーチャル・プラットフォームの統合に向けて」である。同社では早くからSystemCを取り入れてLSI設計の効率化を図っているが，3種類のSystemCモデルを開発しており，「その重複を何とかしたいと思っていた。重複は基本的に無駄だからだ」（塚本氏）。3種類とは，（1）高位合成向けのモデル，（2）ソフトウェア設計向けのモデル（いわゆるバーチャル・プラットフォーム：VP），（3）システム・レベルの性能見積もり用モデルである（図2）。
