米Open SystemC Initiative(OSCI)は7月2日に新横浜でSystemCをテーマにしたセミナー「SystemC Japan 2010」を開催した。OSCIやJEITAといったSystemCサイドの講演,スポンサや協賛ベンダーによるEDAツール関連の講演,そしてユーザー講演があった。430名を超える申し込みがあり,開始時から座席の9割が埋まっていて,盛況だった。

 セミナーのトリは,SystemCのユーザーであるソニーが務めた。「ソニーで成功しているSystemC設計フロー」とちょっと大胆なタイトルだったが,最近,筆者が拝聴したなかでは,最も興味深い講演の一つだった。登壇者は2名で,最初は蛯原 均氏(CPDG半導体事業本部設計基盤技術部門システムデザインソリューション部 1課 統括課長 主任技師)である。同氏は,「日本の半導体が世界市場で勝てない理由は過剰品質にある」と述べて,その例として,「100年使えるDRAMを作り続けたこと」(同氏が最近読んだ書籍の内容)を紹介した。品質が過剰なため,高コストになってしまう。

日本のSoCのマージンは海外製の2倍

図1●「日本と海外の設計スタイルの違い」を説明する蛯原 均氏 Tech\-On!が撮影。スクリーンはソニーのデータ。
図1●「日本と海外の設計スタイルの違い」を説明する蛯原 均氏
Tech-On!が撮影。スクリーンはソニーのデータ。
[画像のクリックで拡大表示]

 そして,同じことが日本のSoC(日本ではシステムLSI。大規模なロジックLSI)でも起こっているという。実際,高性能・高機能なのに,世界市場でコスト競争に負けてしまう。「その大きな原因が設計スタイルにある」と同氏は指摘する(図1)。日本では,例えば,携帯電話機向けASSPがそうだが,先人の設計結果に機能を積み上げていくスタイルが主流だという。このスタイルでは,将来,どのように使われても大丈夫なように,マージンの大きな設計になりがち。しかも,以前の設計部分は安全のために,手を触れない(つまり,世代ごとに最適化されない)。この結果,例えばマージンの目標を100とすると,実際は150~200になるのは「ざら」だという。

 一方,海外の設計スタイルは,徹底的にコストを重視。想定したコストを中心にして,設計全体を考慮して最適化を実施する。マージンに関しては,目標を100とすると90程度の設計を行う。残りの10は,複数の条件が重なっておこるトラブルに関連した部分であり,そういう条件が発生しないように,ちょっとした工夫をするという。最終的には目標に対して,90+αに落ち着く。日本の約半分。これでは日本のSoCは勝てるわけがない。