東芝は,2009年から量産中の40nm世代のSoCに採用している低電圧SRAM技術を,「2010 Symposium on VLSI Technology」(2010年6月15~17日,米国ハワイ州ホノルル)で発表した(論文番号:3.3)。携帯機器や民生機器に向けた低電力版プロセス技術である。トランジスタのしきい値電圧の経時変化を抑えることにより,SRAMの最小駆動電圧の上昇を抑える。今回,セル面積が0.24μm2と小さい32MビットのSRAMの駆動電圧を,95%以上の歩留まりで0.9Vへ下げられることを実証した。この結果,低電力SoCの駆動電圧を,65nm世代での1.2Vから,0.9V以下へ下げられるようになる。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録(無料)
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に!
春割キャンペーン実施中!
>>詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG/SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。