• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > 【応物学会プレビュー】ウエハー張り合わせによる極薄ボディIII-V族半導体FET,東大らがSOIトランジスタをしのぐ性能を実証

【応物学会プレビュー】ウエハー張り合わせによる極薄ボディIII-V族半導体FET,東大らがSOIトランジスタをしのぐ性能を実証

  • 大下 淳一=日経エレクトロニクス
  • 2010/03/10 21:04
  • 1/1ページ
 東京大学 大学院 工学系研究科 電気系工学専攻 教授の高木信一氏らのグループは,産業技術総合研究所,住友化学と共同で,ウエハー張り合わせ法を使って極薄ボディのIII-V族半導体FETを作製し,極薄SOI(silicon on insulator)構造のSi MOS FETをしのぐ性能を実証した。厚さ9nmのInGaAsチャネルを備えるIII-V族半導体FETをSi基板に作製し,約900cm2/Vsの電子移動度を得た。この電子移動度は,極薄SOI構造を備えるSi MOS FETで得られる電子移動度の約2倍とする。

おすすめ