東京大学 大学院 工学系研究科 電気系工学専攻 教授の高木信一氏らのグループは，産業技術総合研究所，住友化学と共同で，ウエハー張り合わせ法を使って極薄ボディのIII-V族半導体FETを作製し，極薄SOI（silicon on insulator）構造のSi MOS FETをしのぐ性能を実証した。厚さ9nmのInGaAsチャネルを備えるIII-V族半導体FETをSi基板に作製し，約900cm2/Vsの電子移動度を得た。この電子移動度は，極薄SOI構造を備えるSi MOS FETで得られる電子移動度の約2倍とする。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録（無料）
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に！
春割キャンペーン実施中！
＞＞詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG／SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル＆ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。
