今回の成果の位置づけ
[画像のクリックで拡大表示]
回路の概略図
[画像のクリックで拡大表示]
日立製作所は，12.5Gビット/秒での双方向通信時の消費電力が12.3mWと小さいSerDes回路を試作した（発表資料）。1Gビット/秒当たりの消費電力に換算すると0.98mWとなり，1mWを下回る。2010年6月に向けて「IEEE802.3ba」で標準化が進められている，100Gビット/秒のEthernetでの消費電力削減に向けた基盤技術と位置付ける。12.5Gビット/秒での伝送時のビット誤り率は10-12と100Gビット/秒のEthernetの仕様を満たすという。
今回，主に2つの回路技術の導入によって消費電力を大幅に削減した。定常電流を削減する回路技術と，従来のSerDes回路で必要だった2系統のクロックを1系統に削減する回路技術である。前者は出力信号レベルを維持する場合には電圧モードで，遷移させる場合には電流モードで駆動させるもの。これにより，従来の電流モード出力よりも消費電力削減が可能になったという。なお，SerDes回路は65nm世代のCMOSプロセスで試作した。
実現技術の詳細については，2010年2月8日から米国サンフランシスコ開催中の半導体関連の国際会議「ISSCC 2010」で，2月10日（現地時間）に発表する予定である。なお，今回の成果の一部は，総務省が進める「フォトニックネットワーク技術に関する研究開発」の一環として，独立行政法人情報通信研究機構(NICT)から受託している委託研究「ユニバーサルリンク技術の研究開発」によって得られたものとする。
