【EDSF 2010】アナログ設計向けPDKを複数のEDAベンダーのツールで共用する，IPL Allianceに聞く
IPL（Interoperable PDK Libraries） Allianceは，2007年4月にEDAベンダー4社（米AWR Corp.，米Ciranova, Inc.，台湾SpringSoft, Inc.，米Synopsys, Inc.）が設立した標準化団体である。アナログ設計に必要なPDK（process design kit）を異なるEDAベンダーのツール間で相互利用しやすくすることを狙う。
そのIPL Allianceが，1月28日と29日にパシフィコ横浜で開催した「EDSFair 2010」にブースを構えた。そこで，設立メンバーの1社のSynopsysのJingwen Yuan氏（Strategic Alliance Manager）に話しを聞いた。
設立時に4社だったメンバー企業は20社以上に増えた。EDAベンダー，半導体メーカー，シリコン・ファウンドリならばIPL Allianceに参画可能で，会費は無料である。メンバーになるとミーティングへの参加や相互利用性への寄与が求められ，ドキュメントとリファレンス・キットへのアクセスが可能になる。
2008年5月に台湾TSMC（Taiwan Semiconductor Manufacturing Co., Ltd.）が同Allianceのメンバーになり（当時のニュース・リリース），インタオペラブルなPDKの標準化活動の勢いを加速した。かつてTSMCはPDKとテクノロジー・ファイルの開発やメンテナンスに忙殺されていた。例えば，2007年だけでも2500件あった。現在TSMCは，Allianceのメンバーと65nmプロセス用のインタオペラブルなPDKを開発中である。
PDKの標準化は，複数ベンダーのEDAツールで構成したアナログ設計フローのボトルネックを解消する。また，PDK開発コストの削減と開発期間の短縮という効果もあり，新しい先端プロセス技術の早期アクセスが可能になる。
現在，米Cadence Design Systems, Inc.は，IPL Allianceのメンバーではないが，メンバー各社がVirtuoso IC6.1でライブラリのテストを行っている。IPL AllianceのインタオペラブルなPDKは，最新のOpenAcess仕様書に基づいており，TclやPythonのような標準言語を使う。Python（PyCell）で書かれたPcell（パラメータ化されたレイアウト・セル）は，SKILLのPcellに比べて記述量が少なく，性能が向上しているという。
設計自動化が進んでいるデジタル設計に比べて，アナログ設計は自動化が進んでいない。このような状況の中，IPL AllianceのインタオペラブルなPDKは，設計再利用と設計生産性を向上させ，アナログ設計のイノベーションの推進に寄与するだろう。
