【EDSF 2010】「トップダウンは十分とは言えない」，英Pulsicがミックスト・シグナルのレイアウト設計に挑む
「EDS Fair 2010（Electronic Design and Solution Fair 2010）」（1月28，29日にパシフィコ横浜で開催）に出展した英Pulsic Ltd.の佐藤文明氏（co-founder/Vice President of Business Development）に話を聞いた。同氏は日本人ながら，海外EDAベンダーの創立者（co-founder）。そうなった経歴から語ってもらった。
日本では，Pulsicの製品は，ジーダット（旧セイコーインスツルメンツ）へのOEM供給品の方がよく知られている（Tech-On!関連記事1）。ジーダットのアナログ設計用統合EDAシステム「AnalogCreator」に含まれる自動配線ツール「Rexsir」がそれである。ジーダットは，2008年秋に，スタンダード・セルの自動配置ツールもPulsicからOEM調達して，「Rexcell」として発売した（同2）。
またPulsicの製品を日本で直接導入している例としては，2009年9月に発表になった東芝のフラッシュ・メモリへの適用（当時のニュース・リリース）や，2006年に発表になった沖電気工業のカスタムLSIへの適用（当時，Tech-On!関連記事3）などがある。
図研の英Racal-Redac買収が発端
佐藤氏らがPulsicを立ち上げることになったきっかけは，「1994年の図研による英Racal-Redac Ltd.の買収にある」（同氏）。当時，図研はRedacの自動配置配線技術などに着目して同社を買収した。佐藤氏は買収をきっかけに英国のRedac（Zuken-Redacに改称）に異動した。自動配置配線技術を手にした図研は，ボードだけでなく，チップのEDAにも進出するかどうかの検討に入った。
しかし，結局，チップ用EDAの参入は見送られることになり，それを検討していた5名がPulsicを2000年に設立した。2002〜2003年に大型の投資を受けて開発体制が整い，OEM供給を始めた。2004〜2005年には自社ブランドでも製品が売れるようになった。例えば，韓国の韓国Hynix Semiconductors Inc.が導入した（Tech-On!関連記事4）。
創業以来，一貫して同社が狙っているのが，カスタムやアナログ・チップのレイアウト設計の自動化である。SoCなどのデジタルLSIのチップ・レベルのレイアウト設計は米国の大手EDAベンダの製品で自動化されたものの，アナログ系は基本的に手設計が主流のままである。
ミックスト・シグナルに向いたトップダウンを標榜
同社が最初に市場で狙いを定めたのがメモリである。上述したHynixや東芝をはじめ，「大手のフラッシュ・メモリやDRAMメーカーの大半に自動配線ツール（自社ブランドの製品名は「Lyric」）などを納めている」（同氏）という。また，次に狙ったLCDドライバICでも，上述の沖電気などで販売実績がある。
現在，狙っているのが，ミックスト・シグナル・チップという。「UniPlan」と呼ぶフロアプラン設計用EDAツールを核に，カスタム/アナログ・チップに向いたトップダウン設計環境の提供を狙う。「デジタル向けのトップダウン設計は上流から下流へ一方通行である。すなわち，上流でフロアプランを完成させてから下流へ移行する。カスタム/アナログ・チップではこの手法は通じない」（同氏）。
そこで，UniPlanでは，上流設計と下流設計が一体になった手法を提供するという。「フロアプランが決まったら，確定した部分から詳細化する。次の部分を詳細化する際には，その前までに詳細化した部分を考慮しながら進める」（同氏）。例えば，特定の配線の経路を先に決めて，そのほかの部分はその影響を考えて進める。大規模なブロック上を通過するバスを含むチップや，配線設計ルールが縦と横でまったく異なるLCDドライバなどで効果を上げているという。現在は最適化の指標としてチップ面積を考慮できるが，今後はタイミング解析エンジンやクロック・ツリーなどを取り込んで，タイミングも考慮できるようにする計画である。
