米GLOBALFOUNDRIES社は，2009年6月に京都市で開催された「2009 Symposium on VLSI Technology」において，高誘電率（high-k）ゲート絶縁膜/メタル・ゲート（HKMG）構造を持つトランジスタを，22nm世代以降に微細化できる技術を開発したと発表した（発表資料）。米IBM Corp.が進める先端プロセス開発のアライアンス「IBM Technology Alliance」を通じて，IBM社と協力して開発した。演算能力と電池駆動時間を向上させた次世代の携帯機器向け半導体に応用できるという。

　具体的には，リーク電流やしきい値電圧を抑え，かつ高いキャリア移動度を保ったまま，high-k/メタル・ゲートを使ったトランジスタの等価酸化膜厚（equivalent oxide thickness：EOT）を，22nmの線幅が要求する水準以上に薄くできる技術という。high-k/メタル・ゲートを使ったトランジスタのスイッチング精度を維持するには，high-k酸化膜のEOTを薄くする必要がある。しかしEOTを薄くすると，リーク電流が増加し，チップの消費電力の増加につながる。今回，GLOBALFOUNDRIES社とIBM社は，この障害を克服する技術を開発し，EOTが0.55nmのn型MOS FETと，EOTが0.7nmのp型MOS FETを製造した。

　GLOBALFOUNDRIES社は，「この技術によって，ゆくゆくは顧客に対し，製品の性能を強化するための新しい手段を提供できるようになるだろう。特に電池駆動時間を延ばした超小型ノート・パソコンやスマートフォンといった製品の市場は，急速に立ち上がる可能性がある」とコメントを寄せている。