Tech-On!は無料登録制の技術情報サイトです。ぜひ会員登録してこの記事の全文をお読みください。 Tech-On!無料登録の説明ページ初めてご利用の方:無料会員登録へ登録に関するご質問登録に関するご質問学生の方:無料会員登録へ ログイン・ページに進むIDやパスワードをお忘れの方は…Cookieが使えない状態になっていませんか?
お薦めトピック
- AD -

TOOLのレイアウト・ビューワ,東京大学のVDECに採用される

2009/04/06 19:47
小島 郁太郎=編集委員
はてなブックマーク
Facebookでシェアする
Twitterでつぶやく
印刷用ページ

 TOOLは,同社のLSIマスク・レイアウト設計のビューワ・ソフトウェア「LAVIS」が,東京大学大規模集積システム設計教育研究センター(以下,VDEC)に採用された,と発表した(ニュース・リリース)。

 VDECは平成8年の設立以来,国内の国公私立大学および工業高等専門学校におけるVLSI設計教育の充実と研究活動を推進してきたことなどから,TOOLは,「今回の採用により,LAVISは研究や教育の場においても幅広く活用されることになる」と期待している。

 LAVISは,数少ない国産のEDAツールの一つで,最近は,北米への進出も図っている(Tech-On!関連記事)。大規模なLSIのレイアウト設計データを高速表示できることが特徴という。

 ニュース・リリースには,VDECで准教授を務める池田誠氏のコメントが紹介されている。「LSIの研究開発でも,設計データの大規模化と微細化にともない,データを高速に読み込み,表示する高性能ビューアの需要が高まっている。LAVISはその性能のみならず等電位追跡を含む豊富な機能を備えており,他社製のEDAツールとの親和性も高いことから,デバガとしても活用できる。こうしたことを背景に,今回の採用を決めた」(同氏)。

イプロスの製品トピックス
とても参考になった 2
まあ参考になった 0
ならなかった 0
 投票総数:2
コメントに関する諸注意
(必ずお読みください)



コメントの掲載は編集部がマニュアルで行っておりますので、即時には反映されません。しばらくお待ちください。
記事中に誤りなど,編集部へのご連絡にはフッターのご意見/ご感想・お問い合わせをお使いください。
English
中文