【ISSCC】100GHzを超えるアンプが続出，ミリ波LSIの高機能化も進む《訂正あり》
「ISSCC 2009」のSession 29「mm-Wave Circuits」では，100GHzを超えるアンプ，フェーズドアレイ・レシーバ，ミリ波用のPLLやVCOなど，高速化へのさらなる挑戦，およびミリ波帯LSIの高機能化を目指した発表が相次いだ。
100GHzを超えるアンプを発表したのは，米IBM Corp.ら［29.1］，フィンランドHelsinki University of Technology［29.2］，米University of California, San Diego校［29.3］である。このうち最初の二つは，それぞれ65nmプロセスによる150GHz動作のCMOSアンプ，100GHz動作のCMOSアンプであり，CMOSによる100GHzを超えた高速動作を目指した。いずれも，配線，受動素子のレイアウトを工夫することで基板ロスを低減し，CMOSの高速性能を引き出している。回路を高速動作させる場合，デバイス自体が高速化しても，デバイス周辺の寄生素子の影響および誘電体損があるために特性が思ったように出ない。このようなデバイス周辺の特性劣化要因を低減し，CMOSの特性を極限まで引き出すための技術がさらに重要になってくる。また，ミリ波以上の動作速度を持ったCMOS LSIがISSCC 2009の他のセッション（16：High-Speed mm-Wave Circuit，18：Gb/s communication，22：PA and Antenna Interface）でも相次いで発表されている。今後もCMOSの高速化への挑戦および高集積化が続くと思われる。
IBM社らの発表［29.1］は，CMOSのゲート抵抗を小さくしたレイアウト・デザイン，配線密度を考慮したマイクロストリップ・モデルを提案し，CMOSの高速性能を引き出すことで初の150GHzで8dBのゲインを持ったアンプを実現した。Helsinki University of Technologyの発表[29.2]は，信号の伝播速度を遅くし伝送損失を低減するスローウェーブ伝送線路の考え方を容量部にも適用し，回路全体で基板ロスの低減を行い，100GHzで13dBのゲインを持ったアンプを実現した。University of California, San Diego校の発表[29.3]は，線路の終端から入力端へSi/Geバイポーラ・トランジスタを用いたフィードバック回路を設け，特定の周波数においてゲインを上げる工夫を行い，100GHzで26dBと高いゲインを持ったアンプを実現した。
最近増加してきているフェーズドアレイ・レシーバに関連した発表を行ったのが，米University of Minnesota［29.4］，ベルギーIMECら［29.5］である。University of Minnesotaの発表［29.4］は，2.4GHz帯での動作であるが，インジェクション・ロッキング技術を用いて，クロックの位相変化幅を大きくし，任意のビーム・パターン形成を実現した。また，アーキテクチャの工夫で回路ブロック数を削減し，消費電力を従来の50%に抑えた。IMECらの発表［29.5］は，60GHzのLNAとミキサをトランスフォーマで接続し，各素子の動作電圧に余裕を持たせることで，入力線形特性を向上させた。
ミリ波帯のPLLおよびVCOに関する発表を行ったのが，IMECら［29.6］および日立製作所［29.7］である。IMECらの発表［29.6］は，二つのVCOを切り替えることで幅広い周波数レンジを得たことに加え，インジェクション・ロッキング技術を用いた高速分周回路で1/4周波数も出力することができる。それらの技術を用いPLLを実現した。日立製作所の発表［29.7］はミリ波帯スーパー・ヘテロダイン受信回路用の50GHz VCOである。1/2の周波数でVCOを発振させ，伝送線路を用いた新しい2倍高調波発生回路により，50GHzのクロックが取り出せる。出力クロック範囲は13.9GHzと幅広く，位相ノイズ特性も良い。
高速動作を実現するための様々な回路技術が紹介されており，今後もどのようなアイデアが出てくるか楽しみなセッションであった。
《訂正》
本記事の3段落目で，当初は「150MHzで8dBのゲイン」との記述がありましたが，正しくは「150GHzで8dBのゲイン」です。現在は正しい値に修正してあります。
