NECエレクトロニクスは，8ビットのプロセサを行列状に並べた「STP（Stream Transpose）エンジン」を搭載したASSP（application specific standard product）と，カスタムLSI（ASIC）を発表した（ニュース・リリース）。前者は「XBridge」と名づけて，向こう１年以内に製品として市場に投入する計画である。後者は2007年11月にソニーが発表した業務用ビデオ・カメラなどに搭載されている。
STPエンジンは，同社の動的再構成可能な（ダイナミック・レコンフィギュラブル・）ハードウェア（プロセサ・アレイ）の「DRP（Dynamic Reconfigurable Processor）」をベースに開発した。DRPに限らず，動的再構成可能なプロセサ・アレイは「面白いアイデア」として注目を集めた時期があった。しかし，実際のチップにどのように適用したら良いかが見い出されず，思ったようには普及していない。
「動的」はあきらめる
そこでSTPエンジンでは，「動的」の部分を捨てて，「再構成可能」な部分のみを生かすことにした。ある意味，夢を捨てたとも言える。実はFPGA（field programmable gate array）も原理的には，動的に再構成できる。FPGAメーカーも，時々，その点を説明しているが，実際に使われているのは，「再構成可能」な部分だけである。
夢を捨てる一方で，製品への適用のために，STPエンジンはNECグループ内の動作合成技術と組み合わせることにした。同技術はNECの中央研究所が開発し，現在は，NECシステムテクノロジーのC言語入力のLSI上流設計システム「Cyber WorkBench」に組み込まれている。
FPGAの1/5～1/10の面積
動作合成技術を開発ツールに取り入れたことで，C言語のアルゴリズムが最適な形でSTPエンジンに自動的に実装されるという。「普通のソフトウェアの開発者が，容易に高性能処理を得られる」ことを狙う。アプリケーションによって変わるが，NECエレによれば，一般的なプロセサ・コアを使う場合に比べて，STPエンジンは1桁～2桁の性能向上が見込めるという。
