SoC(system on a chip)中のアナログ回路の役割や重要性の変化について,パナソニックの道正志郎氏が講演した。この講演は,電子情報通信学会シリコン材料・デバイス研究会と応用物理学会シリコンテクノロジー分科会が,11月13日と14日に東京の機械振興会館で共催した研究会で招待講演として行なわれた。
「時代は変わった」というタイトルのスライドで,道正氏(パナソニック 戦略半導体開発センタ 要素第1開発グループ 第2開発チーム チームリーダー)の講演は始まった。同氏は,SoCのアナログ回路設計に携わって20年以上という。当初は,アナログ回路はデジタルに比べて小さな存在だったという。それが今や,SoCの付加価値を向上させる上で,デジタルと肩を並べる,あるいはそれ以上の役割を担うようになったとする。
同氏はひと月ほど前に北海道大学の研究会でもパネリストとして登場し,アナログ回路の立場の向上などについて語っている(Tech-On!関連記事)。今回の講演は,そうした同氏の見解の詳細版と言える。
今回の講演は,次のようなアジェンダで進んだ。(1)プロセス微細化のアナログ回路への影響,(2)微細化時代におけるSoC搭載のアナログ回路の設計技術,(3)今後期待できるSoCの姿である。
微細化で高速化・低電力化
まず,プロセス微細化のアナログ回路への影響である。プラス面とマイナス面がある。プラス面では,MOSトランジスタの遮断周波数fTが向上したことで,デジタル回路だけではなくアナログ回路も高速化し,低消費電力化が図れたことを挙げた。
さらに同氏は,歪み特性の点でMOSトランジスタはバイポーラ・トランジスタに比べて良いことなどにも触れ,近距離無線で注目が高まる60MHz帯のミリ波用チップは,90nm以下のCMOSプロセスで製造されていることも説明した。
もちろん,微細化によるマイナス面もある。トランジスタのゲート長の短縮によって,相対精度は劣化し,また出力電圧利得が低下した。これによって高精度のアナログ回路の設計は難しくなってきた,という。