「サブ100nm CMOSデバイスによるアナログ回路設計の課題と展望」というタイトルが付いたパネル討論会が催された。タイトルからは「45nm世代以降を見据えて，ますます難しくなるアナログで，どのように性能を確保するか」という視点で，設計や製造の厳しさを主に語る議論が進むと（筆者には）思われた。しかし，実際にパネル討論会が始まると，産業界で必要とされるアナログの姿が浮かび上がってきた。
このパネル討論会は，電子情報通信学会の集積回路研究会と映像情報メディア学会の情報センシング研究会が，北海道大学で2008年10月22日～24日に共催した研究会で行なわれた。パネラはパナソニックの道正志郎氏，日本テキサス・インスツルメンツの濱崎利彦氏，富士通研究所の後藤邦彦氏，東北大学の須川成利氏，東芝の大黒達也氏，京都大学の小野寺秀俊氏という錚々（そうそう）たるメンバーがそろった。司会は静岡大学の川人祥二氏が務めた。
パネラのうち，道正氏を除く４氏は，パネルの前に招待講演を行なっており（Tech-On!関連記事），パネルのポジション・トークは道正氏だけが行なった。しかし，同氏のポジション・トークが今回のパネル討論を代表する内容になっていた。
アナログにはうれしい局面
そのポジション・トークは，明るい内容だった。まずITRS2005に掲載された図を引用しながら，「アナログの活躍の場はどんどん広がるし，デジタルの制御技術でアナログを補正できるようになった。アナログ設計者にとっては，とてもうれしいシチュエーションにある」と述べた。そして，「使える技術も多数あり，コストの問題さえクリアすればアナログで何でもできる時代になった」と加えた。
同氏の発言の「デジタルの制御技術でアナログを補正する」ことは，「デジタル・アシスト技術」と呼ばれており，ここ数年，注目を集めている。その具体的な成果として道正氏は，FOM（figure of merit）が0.2ｐJ/conv.の12ビットA-D変換器（120MHz）や，低周波入力でもジッタ・レベルが一定の複合2重PLL（ΔΣ変調PLL+デジタルPLL），無線通信でのI/Qパス補正（90dB必要だったA-D変換器のダイナミック・レンジが70dBで済む）などを挙げた。
