• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > ルネサス,パワーMOS混載LSI向けの配線寄生パラメータ抽出用EDAを米Cadenceと構築

ルネサス,パワーMOS混載LSI向けの配線寄生パラメータ抽出用EDAを米Cadenceと構築

  • 小島 郁太郎=編集委員
  • 2008/07/18 20:22
  • 1/1ページ
ルネサス テクノロジは,パワーMOSトランジスタを混載した配線寄生パラメータ抽出用EDAシステムを米Cadence Design Systems, Inc.と手を組んで構築した。その概要を日本ケイデンス・デザイン・システムズが都内で7月17日/18日に催した「DA SHOW/CDNLive! Japan 2008」で紹介した。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓