NECエレクトロニクスは，高速伝送系で信号の減衰を引き起こす伝送路のインピーダンス不整合に対し，半導体パッケージのインターポーザ中の素子を使ってインピーダンス調整回路を形成し，波形の劣化を抑える技術を開発した。半導体パッケージの設計段階でインピーダンス不整合を考慮できるため，従来の電磁界解析を行いながら設計する場合に比べると設計時間を1/1000以下に短縮でき，コスト低減が見込めるとする。インターポーザ中に作り込むパッドやビアなど素子の形成方法も一般的なインターポーザのものと変わらないので，低コストに抑えやすい。ただし，今回の技術は，まずは6.25Gビット/秒以上の高速信号を扱う用途を想定しており，BGAパッケージで4～6層といった多層のインターポーザでなければ適用できないとする。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録（無料）
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に！
春割キャンペーン実施中！
＞＞詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG／SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル＆ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。
