東芝は，予告通りに「Cell Broadband Engine」のプロセサ・コアSPE（Synergistic Processor Element）を4個集積した，メディア・ストリーミング処理プロセサ・チップ「SpursEngine」を「CEATEC JAPAN 2007」で展示した(Tech-On!関連記事1)。
多くのメディアがその応用デモンストレーションについて報告しているが（例えばTech-On!関連記事2），LSI設計を担当する筆者としては，そうしたデモンストレーションよりも，チップそのものをよく見てしまった。説明員によれば，今回のチップは65nm世代のプロセスで製造したという。見たところ，チップの大きさは1cm×1cm弱といった感じである。
SPEは4隅にある。かつて金属配線層数が少なかったころは，電源やクロックの関係で，大きなマクロ・ブロックは4隅にしか置けないチップもあった。最近のチップでは珍しいレイアウトと言える。
その辺りを説明員に聞いたが，「チップの中央部分はSPE間の接続に使っているが，それ以上の詳細は話せない」とのことだった。ブロック間の遅延時間調整のために４隅に配置しているのか？。CEATEC会場では理由は不明だったが，分かったら報告したい。
MePベースのSoCプラットフォームを発表
Cell BEやSpursEngineは集客の目玉にはなるが，ビジネス的には「これから」である。一方，現在のSoC事業に直結するトピックとしては，同社のSoCプラットフォーム「Venezia」である。Veneziaは，同社のブースではあまり目だっていないが，同社のCEATEC JAPAN 2007のWWWサイトには掲載されている。
さらに，同社セミコンダクター社システム技師長の藤田康彦氏が10月4日に行なった出展者セミナー「マルチメディア用システムLSIの取り組み」では，Veneziaの説明があった。今やSoCプラットフォームの代名詞となった「UniPhier」と基本的には変わらない。ただし，UniPhierプロセサの代わりに，Veneziaでは東芝のコンフィギュラブル・プロセサ・コア「MeP」とDSPコア「IVC2」をベースとしている点は異なる。
Veneziaの投入で，東芝は現在三つに分かれているマルチメディアSoCの製品系列を一つに統合する。すなわち，普及版の「S1」，高機能版の「T5」，ゲーム機用の「G2」をVeneziaベースの「T6」に集約していく。VeneziaベースのSoCの最初の品種は2009年に登場するという。
UniPhierはソフトウェアの再利用率が84％
VeneziaにしろUniPhierにしろ，プラットフォームの導入の大きな効果がソフトウェアの再利用率向上である。松下電器産業は，今回のCEATECの初日夕方に，CEATECの会場ではなく都心でUniPhierに関する説明会を開いている(Tech-On!関連記事3)。 そこではUniPhierの効果に関して二つの定量的な報告があった。
一つはDVD＆HDDレコーダ向けの最新のUniPhierチップでは，ソフトウェアの再利用率が84％と高かったことである。このチップはDVD向けのUniPhierとしては2代目になるが，UniPhierプラットフォーム前の「PEAKSプロセッサー」のソフトウェアも使われている(Tech-On!関連記事4)。
もう一つの定量的な報告は，UniPhierチップを搭載した機器の増加である。2007年9月末現在，UniPhierチップを搭載した機器は，22シリーズ83品目になったという。
