【VLSI速報】東芝，60GHz帯ミリ波通信向け受信ICを開発，アンテナやPLLも集積
東芝は，60GHz帯を使うミリ波通信に向けて，アンテナや低雑音アンプ（LNA），PLL周波数シンセサイザ，ミキサといった受信に必要なすべての回路を１チップに集積した受信ICを開発し，現在開催中の国際会議「Symposium on VLSI Circuits」（京都，6月14〜16日）で発表する（講演番号：17-1）。90nmのCMOS技術を使って作製した。CMOS技術を使い，アンテナからミキサに至るまで集積し，かつ単独動作する受信ICは世界初とする。
現在，ミリ波通信向けの受信回路は，GaAs技術で製造したLNAやPLL周波数シンセサイザ，ミキサを個別チップで用意し，セラミック基板上に実装したモジュールになっている。今回の受信ICは安価なCMOS技術を使い，しかも1チップに集積していることから実装コストを削減できる。アンテナも集積しているため，60GHzという高周波信号がチップ外を通ることもない。そのため，チップの封止には樹脂を使えるとする。受信回路の製造コストは，従来に比べて1/10程度になるとみる。
開発品の寸法は1.1mm×2.4mm（パッド部分を除く）。利得は22dB，雑音指数（NF）は8.4dB。電源電圧が1.2Vのときの消費電流は120mAである。約2GHzの周波数帯域幅で動作を確認した。微細化により電源電圧は低下するが，65nmプロセスは実現可能という。
アンテナからミキサ出力まで差動伝送が成功のカギに
今回，アンテナからミキサの出力に至るまで差動伝送方式を採用したことで，60GHz動作の受信ICの開発に成功した。差動伝送方式の利点は二つあるという。一つは，雑音耐性が高まること。60GHz動作するPLL周波数シンセサイザをチップ内に集積すると，入力信号がPLLから漏洩する信号の影響を受け，受信特性が劣化する可能性が高くなる。ミリ波の信号は漏洩しやすいためである。差動伝送方式を使うことで，入力信号に漏洩信号が加わったとしても，信号線対の差分を取る時点で漏洩信号の影響を打ち消せる。
もう一つが，設計時と実測時の受信ICの周波数特性がほとんど同じにでき，試作回数を減らせること。寄生抵抗や寄生インダクタンス，寄生容量といった受信回路の周波数特性を左右する寄生素子の影響を省けるからである。これまでのミリ波通信向け回路で使ってきたシングルエンド伝送では，例えば伝送線路を電源端子に接続した個所に起因する寄生成分の影響があり，周波数特性が設計値とずれやすかった。このずれを修正するために，試作を繰り返す必要があった。差動伝送にすることで，電源端子では逆位相の信号同士が打ち消しあうために仮想接地となり，寄生素子につながらない構成を取れるという。今回の受信ICは2回の試作で動作させることに成功した。
次は送信用ICや送受信IC
東芝によれば，CMOSプロセスを使ってミリ波の送信用ICも現在開発中という。ミリ波受信用ICと同様，差動伝送方式を用いて対応するという。ミリ波送信用ICを開発する課題はパワー・アンプの電源電圧の低下である。パワー・アンプを複数段のアンプで構成するなどして，出力を稼ぎたいという。将来は送受信回路の1チップ化を目指すが，時期は未定とする。なお，「まだ十分なデータは取れてはいない」（同社）というものの，ミリ波通信向けチップは周波数特性を変更することで，自動車などのミリ波レーダで使う77GHz帯にも応用可能である。
