米Intel Corp.のPrincipal Research Scientist, Corporate Technology GroupであるRavi Iyer氏は,「Microprocessor Forum 2007」(米国カリフォルニア州サンノゼ,2007年5月21~23日)で「Re-inventing Multi-Core Cache & Memory」と題した講演を行った(図1)。多数のCPUコアを搭載するマルチコア型マイクロプロセサでは従来とは異なる考え方のキャッシュや主記憶の構成が,処理のスループット向上に必要であるとした。具体的には「数個のCPUコアごとの共有2次キャッシュ」や「DRAMを使った4次キャッシュ」を配置する構成が,80個のCPUコアを集積したマイクロプロセサで有効であるとする見解を示した。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録(無料)
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に!
春割キャンペーン実施中!
>>詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG/SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。