【VLSI速報】TI社が45nmプロセスの詳細発表，2008年半ばに量産開始へ
米Texas Instruments Inc.（TI社）は，6月13日から米国ハワイ州ホノルルで開催される「2006 Symposium On VLSI Technology」に先立ち，45nm世代の半導体プロセス技術の詳細を発表した（日本語版ニュース・リリース）。携帯電話機向けマイクロプロセサやDSPなど，高性能と低消費電力，高いトランジスタ密度への要求が強い用途に向けた45nm製品を，優れたコスト効率で供給できるとする。65nm技術と比べると，ウエハー1枚当たりのチップ取れ数を2倍にでき，数百万ゲート規模の論理回路を集積したSoC（system on a chip）の処理性能を約30%高め，かつ消費電力を約40% 低減できるという。
45nm製品の生産はTI社が米国テキサス州ダラスに持つ300mmウエハー工場「DMOS6」で行う。低消費電力ASIC用の設計ライブラリは2006年末に利用可能になり，SoC製品のサンプル出荷は2007年内に開始し，量産は2008年半ばに始める予定である。
TI社の45nm技術の一つの特徴は，SRAMのメモリ・セル面積が0.24μm2と小さいこと。「国際学会などでこれまでに発表されたあらゆる45nm世代のSRAMセルより面積が小さい」（TI社）という。
こうしたトランジスタの高密度化のために，TI社は今回，同社として初めて波長193 nmの液浸露光技術を採用した。露光レンズとウエハーの間に液体の薄層を挟み，より微細な回路の転写を可能にした。また，比誘電率が2.5のlow-k材料を採用し，配線容量を10％削減できたことが，トランジスタの高密度化や高速化に寄与しているという。さらに，トランジスタの高速化などに向けて，SiGe方式のひずみSi技術を導入した。ゲート・リーク電流の抑制などに向けて，メタル・ゲートと窒化Si誘電体材料のゲート絶縁膜を組み合わせた構造のトランジスタを開発した。45nm世代ではhigh-k材料は採用しない方向である。
TI社は45nmプロセスとして，携帯電話機などを想定した低消費電力プロセスの他，各種DSPや基幹系通信装置などに向けた汎用プロセス，さらにマイクロプロセサの製造に向けた高速プロセスなどを用意する。
