中国上海で開催中のLSI設計の国際会議「ASP-DAC 2005」。セッション5D「Analysis and Simulation Techniques」では,アナログとRF回路を対象にした解析やシミュレーションについて議論された。最初の講演は,米University of MinnesotaのJaijeet Roychowdhury教授らによる「Fast PLL Simulation Using Nonlinear VCO Macromodels for Accurate Prediction of Jitter and Cycle-Slipping due to Loop Non-idealities and Supply Noise」だった。今年度の優秀論文候補にもなっている論文であり,聴衆も多く多数の質問が出た。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録(無料)
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に!
春割キャンペーン実施中!
>>詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG/SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。