• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > こうすればPLLのシミュレーションは高速,かつ正確になる:ASP-DAC技術講演から

こうすればPLLのシミュレーションは高速,かつ正確になる:ASP-DAC技術講演から

  • 益子耕一郎=半導体理工学研究センター 
  • 2005/01/21 13:40
  • 1/1ページ
中国上海で開催中のLSI設計の国際会議「ASP-DAC 2005」。セッション5D「Analysis and Simulation Techniques」では,アナログとRF回路を対象にした解析やシミュレーションについて議論された。最初の講演は,米University of MinnesotaのJaijeet Roychowdhury教授らによる「Fast PLL Simulation Using Nonlinear VCO Macromodels for Accurate Prediction of Jitter and Cycle-Slipping due to Loop Non-idealities and Supply Noise」だった。今年度の優秀論文候補にもなっている論文であり,聴衆も多く多数の質問が出た。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓