米Intel，次世代65nm技術で70MビットSRAMを作製
今回，Intelは70MビットSRAMを試作したことと合わせ，65nm世代ロジック用製造プロセス技術の仕様も一部公開した。リソグラフィー光源は引き続き波長193nmを使い，微細パターンの作製に位相シフト技術を使う。トランジスタの寸法は，コンタクト・ゲート・ピッチ220nm，ゲート長35nm，ゲート酸化膜厚1.2nm。チャネルには，90nm世代と同様の構造でひずみSiを形成しているが，ひずみ量は90nm世代より多く，同社は第2世代ひずみSiと呼んでいる。Intelによると，65nm世代の第2世代ひずみSiの効果は，ひずみSiを導入しない場合と比べて約30％の性能向上効果がある，という。配線層数は90nm世代より1層多い8層で，配線間容量を減少させるためのlow-k材料も使っている。
詳細は明らかではないが，65nm世代を90nm世代と比較すると，駆動電流Ionは10〜15％向上し，漏れ電流Ioffは4分の1になった（図1）。Intelは，駆動電流が向上したことなどによって，トランジスタの動作速度は1.4倍向上する，と説明している。
今回作製した70MビットSRAMの6トランジスタ・セル・サイズは0.57μm2で4MビットSRAMと同じ。110mm2に5億個以上のトランジスタを集積した。漏れ電流を抑える回路上の工夫として，動作していないブロックをシャットオフする“スリープ･トランジスタ”を導入してチップの漏れ電流を3分の1に抑えたことを紹介した。
70MビットSRAMは，4MビットSRAMと同じく，オレゴン州ヒルズボーロにある同社の開発施設「D1D」（写真2）で試作した。D1Dに加えて，アリゾナ州の工場「Fab12」，アイルランドの工場「Fab24」で65nm世代の量産をする予定。
なお，Intelの65nm世代ロジック技術の詳細に関しては，2004年12月12日〜15日にサンフランシスコで開催する半導体デバイス関係の国際会議「2004 IEEE International Electron Devices Meeting（IEDM 2004）」でIntelが発表する予定。（神保 進一）
【写真1】米Intel社が次世代65nm技術で試作した70MビットSRAMチップ。出典：米Intel
【図1】65nm世代のトランジスタは90nm世代と比べて駆動電流が10〜15％向上した。出典：米Intel
【写真2】オレゴン州ヒルズボーロにある米Intel社の開発施設「D1D」。出典：米Intel
