前回（第7回）はゲート・プロセスの原理と動向を解説した。今回は、45～32nmノードで量産化するプレーナ構造のMOS FETを前提に、high-k 膜とメタル・ゲートの具体的な材料候補および成膜装置について解説する。
high-k膜はHfSiO系に収束
high-k膜の候補としては，耐熱性の高さや，Siとの反応が抑制できることからHfSiOが主流になると考えられている。耐熱性はSiの導入及びNの導入によって改善できる15，16）。この耐熱性は，すでに述べたようにゲート・ファーストのプロセスを構築する上で重要である。また，HfSiOはキャリア移動度を劣化させる原因となる電荷トラップの水準をHfOに比べて低くできる17）。
high-k膜の成膜は，HfSiO膜だけではなく，その前後に膜処理が加わる。具体的には，（a）界面層の形成，（b）HfSiO膜の成膜，（c）酸化または窒化処理，（d）高温のアニール処理となる。このような一連の処理を連続的に行うためには，複数の処理チャンバを搭載したクラスタ装置が必要である（図6）。
（a）界面層とは，high-k膜とSi基板の間に挟む薄いSiO2膜を指す。Si基板上にhigh-k膜を直接形成すると，膜厚や膜質，界面の状態を制御しにくい。そこで，事前に界面層を成長させておくことが重要となる。ただし，界面層を厚くしたのではゲート絶縁膜全体のSiO2換算膜厚が厚くなってしまうので，いかに薄く高品質に作るかが重要になる。
われわれは界面層の形成用装置として「UVRF」と呼ぶモジュールを開発中である（図7）。ウエーハを回転させながらUV光を照射してSi表面を酸化することによって，膜の均一性を高めている。このようにして成長させたSiO2膜は界面層として十分な品質を持っているとの報告18）がある。また，SiO2膜は，Si表面の状態によらず成長でき，その成長速度は極薄膜の領域でも十分に制御性が高い。また，このモジュールではUV光によるSiO2成長後，連続してラジカル窒化も可能なため，SiONの界面層を形成することも可能である。
