• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOME電子デバイスプロセス製造技術総覧 > 【第1回●総論】LSI性能を左右するプロセス装置、本命技術を中心に総覧

プロセス製造技術総覧

【第1回●総論】LSI性能を左右するプロセス装置、本命技術を中心に総覧

  • 橋本 哲一=テクニカルライター
  • 2013/03/18 00:00
  • 1/3ページ

この連載は,プロセス装置技術の理解を深めることが目的となる。教科書との大きな違いは,技術候補を単に羅列するだけではなく,本命技術を浮き彫りにすることにある。第2回以降,LSIに大きな影響を与えるプロセス装置技術について,各分野の専門家がその重要性と将来像を解説する。

 LSIの性能は,デバイス構造を実現するための装置(ハードウェア)およびプロセス仕様(ソフトウェア)に大きく依存する。プロセス装置技術の向上なくしては,最先端のLSIは実現できない。この連載では新しいアイデアを装置化し,その後のLSIを大きく変えたプロセス装置技術に論点を絞る。 

Siゲートの基本プロセスは健在

 SiゲートMOS FET の基本プロセスは,現在も約40年前の米Bell LaboratoriesのJ. C. Sarace 氏ら1),F.Faggin 氏ら2)による技術が使われている。特性を左右するゲート長Lg およびゲート絶縁膜厚Toxは,現在検討されている45nmノード(hp65)と比較すると,それぞれ1/1000,1/100 になっている(図1)3)。 

図1 ●MOS FET構造
(a)1970年に開発されたSiゲートMOS FET1)2),(b)2007 年以降45nmノード(hp65)で使用されるMOS FET3)。(a)は米Fairchild SemiconductorCorp.,(b)は東芝のデータ。
[画像のクリックで拡大表示]

 MOS FETの特性は,寸法の縮小によって向上する。プロセス工程から見ると,ソース・ドレイン領域およびその形成法が大幅に変化してきた。短チャネル化による問題点,特にソースやドレイン接合にかかる電界を緩和し,特性劣化を防ぐためである。理想的なMOS FET構造が作れるのは,微細加工に加え,イオン打ち込み技術および新アニール法により不純物濃度およびその分布を自由に制御できることが大きい。 

 一方,MOS FETは平面的な形での短チャネル化が限界に来ており,フィンFETなど新たな3次元構造の開発が進んでいる。ゲート絶縁膜に関しても,Si基板を酸化するSiO2やSiONが限界に近づいており,CVD法あるいはALD(atomic layer deposition)法による高誘電率(high ―k)材料が45nmノードでの低消費電力版に導入される。今後も,ゲート酸化膜形成法とソース・ドレインへの不純物導入法が鍵となる4)。 

おすすめ