パワー・インテグリティ(PI:power integrity)。最近、この言葉を聞く機会が増えているという電子機器設計者が多いと思う。マイクロプロセサやメモリー、FPGA、システムLSIなどのデジタルICの高性能化に伴い、電子機器の設計現場では、パワー・インテグリティに関する問題が顕在化しているからだ。

 パワー・インテグリティという言葉を直訳すると「電源の品質」となる。電子機器のプリント基板上では、デジタルICなどに対して電源回路から直流電源を供給している。しかし実際のところ、この直流電源の電圧は常に安定しているわけでない。デジタルICの動作状況に応じて変動する。変動幅が大きければ、デジタルICの動作に支障を来す。電子機器設計者はこの変動幅を抑えなければならないが、デジタルICの高性能化に伴い、それが困難になっている。このため、パワー・インテグリティという言葉を聞く機会が増えているわけだ。

PIの確保が焦眉の急に

 デジタルICに供給する直流電圧(電源電圧)はどの程度変化するのだろうか。プリント基板の電源層(面)とグラウンド層(面)の間のPDN(power distribution network)インピーダンスをZpdn、デジタルICに供給する電流量変化をΔIと置くと、デジタルICの電源電圧VddにはΔVdd=ΔI×Zpdnという変化が現れる(図1)。一般に、この変化をIRドロップと呼ぶ。

図1 パワー・インテグリティ向上の必要性
プリント基板の電源層(PDNパワー・ディストリブーション・ネットワーク)のインピーダンスが大きいと、二つの問題が発生する危険性が高まる。一つは、LSIの動作が不安定になること。もう一つは、高レベルのEMIが発生することである。
[画像のクリックで拡大表示]

 最近のデジタルICは、高性能化に伴って消費電流が増えており、数10Aもの電流を消費するものが少なくない。しかも、デジタルICの動作状況に応じて、消費電流は大きく変化する。つまりΔIは増加する傾向にある。従って、ΔVddも増えているわけだ。その一方で、デジタルICの電源電圧Vddは、半導体製造技術の微細化によって低下している。1.2V動作や0.8V動作のデジタルICが当たり前になってきた。電源電圧が下がると、電圧変動幅が小さくてもデジタルICの動作は不安定になる。例えば、電源電圧の許容範囲が±5%の場合、電源電圧が3.0Vであれば±0.15Vの変動でも許容できたが、1.2Vに下がると±0.06Vの変動しか許されなくなる。

 ΔVdd=ΔI×Zpdn。ΔIが増える方向にある現在、ΔVddを小さくするには、PDNインピーダンスのZpdnを極めて低い値に抑えなければならない。ターゲットはmΩオーダーである(図2)。Zpdnは、電子機器を正常に動作させる上で、非常に重要なパラメータといえるだろう。ところが、電子機器設計者の多くは、自分が設計しているプリント基板のZpdnを定量的に把握していない。そのため、とにかくバイパス・コンデンサをたくさん配置する。そういった対策を打つ電子機器設計者が多い。しかし、コンデンサを増やせば、プリント基板の実装面積とコストが増加してしまう。最悪の場合、対策を打っても期待した効果が得られない、もしくは悪化するといったことも起こり得る。

図2 電源層のターゲット・インピーダンス
LSIの電源電圧低下と消費電流増大。これによって、わずかなインピーダンスでも、LSIの誤動作を招く電圧変動が発生する。このため、電源層の低周波領域におけるインピーダンスは低く抑えなければならない。ターゲットはmΩオーダー以下だ。
[画像のクリックで拡大表示]