(前回から続く)

前回は,製造プロセスの微細化が進み,電源電圧が低くなったアナログIC向けの回路技術として,時間分解能型アナログ回路が注目されていることを紹介し,その基本的な回路「TDC(time to digital converter)」と動作原理を解説した。今回は,デジタル制御電源用A-D変換器やセンサ回路などTDCを利用した具体的な回路例や設計の注意事項を示しながら,時間分解能型アナログ回路の理解を深めていく。(日経エレクトロニクス)

 アナログIC向け技術として,従来の電圧振幅を利用した電圧分解能型回路ではなく,時間分解能型回路が注目されている。その背景には,LSI製造プロセスの微細化と低電圧化が進んでおり,従来の電圧分解能型回路では設計が困難になっていることがある。

 前編では,時間分解能型アナログ回路の基本的な回路である「TDC(time to digital converter)」とその動作原理を解説した。後編では,TDCを利用したデジタル制御電源やセンサなどの時間分解能型回路を示す。この回路を利用すれば,デジタル回路の製造プロセスを活用しながら,高性能のアナログ回路を実現できる。

デジタル制御電源用A-D変換器

入力電圧で遅延時間を変える

 米University of Coloradoは,図1(a)のようなデジタル制御電源用のA-D変換器を開発した1)。同大学はデジタル制御電源研究のメッカだが,積極的にデジタル制御電源に用いるための時間分解能型アナログ回路に取り組んでいる。

1) Pateela, B.J. et al., “High-Frequency Digltal PWM Controller IC for DC-DC Converters,”IEEE Transactions on Power Electronics, vol.18, no.1, pp.438-446, Jan. 2003.

図1 TDCを用いたデジタル制御電源用のA\-D変換器<br>(a)A\-D変換回路<br> (b)遅延セル<br> (c)アナログ入力信号が0\.6Vのときの信号(バッファ遅延は160ps)<br> (d)アナログ入力信号が1\.0Vのときの信号(バッファ遅延は100ps)
図1 TDCを用いたデジタル制御電源用のA-D変換器
(a)A-D変換回路
(b)遅延セル
(c)アナログ入力信号が0.6Vのときの信号(バッファ遅延は160ps)
(d)アナログ入力信号が1.0Vのときの信号(バッファ遅延は100ps)
[画像のクリックで拡大表示]