• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス製造現場が分かる半導体入門 > 配線形成プロセス

製造現場が分かる半導体入門

配線形成プロセス

  • 吉村 克信=科学技術交流財団 東海広域知的クラスター創成事業本部 科学技術コーディネータ
  • 2009/04/08 00:00
  • 1/1ページ
配線形成プロセスとは,(a)トランジスタをはじめとする半導体基板上に形成された半導体素子同士をつなぐこと,(b)配線同士をつなぐことによって電子回路を組み上げて所望の機能を実現させるプロセス(製造の流れ)を意味しています。一般的にシステムLSIは,配線が何層にもなっています。最近のプロセスでは10層以上のものもあり,技術的には「多層配線化が進んできた」といういい方をします。従って,システムLSI製造の全体プロセスにおいて,配線形成プロセスは大きな比重を占めています。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓