CMOS LSIの処理能力は，微細化に伴う高速化と高集積化により，20年で1万倍も向上しました。しかしチップ間で接続可能な本数はせいぜい10倍程度にしかなっておらず，システムの高速化にとってチップ間接続はボトルネックとなっています。チップを縦に積層して多数の貫通電極で接続するSiP（system in package）の開発も盛んに行われていますが，いまだ一般に使える安価で安定した技術とまではなっておりません。チップ間をボード上の銅配線で接続し，高速にデータをやり取りする安価で安定した技術は，今後も当分の間使われる重要な技術といえます。
ボード上の銅配線は，形状を管理すれば優れた特性を持つ伝送路（マイクロストリップ線路）となります。通常のボード上では伝送路の長さが10cm以下であれば，線路での劣化を補正するイコライザなどの特別なアナログ信号処理回路を通さなくとも，１チャネル当たり5Gビット/秒程度の高速データ伝送が可能です。
しかし現実のDDR2（double data rate 2）メモリなどのチップ間接続では１チャネル当たり1Gビット/秒にも達していません。それにもかかわらず多くのLSI設計者やボード設計者は，伝送路に関連した設計やトラブル対策に頭を痛めているのが現状です。これは設計者の多くが原理の理解はさておき，マニュアルに従って設計することを強いられていることと関係しているように思えます。原理を抜きに書かれたハウツー集としてのマニュアルは，膨大な記述を必要としますし，これで十分というものは存在しません。それどころか膨大な量のハウツーはかえってエンジニアに混乱と誤解を招きかねないのではないかと思われます。原理，特に伝送路の原理を理解し反射や終端の意味を正しくとらえられるだけでも，複雑に見えた多くのハウツーが，シンプルに見通せるようになるはずです。
伝送路の解説のほとんどはマイクロ波技術の流儀に従っています。その解説では，いきなりマクスウェル方程式が出てきたり周波数領域しか扱わなかったりするために，技術者の多くが萎縮してしまうことが少なくありません。これでは伝送路の理解が進まないのも無理からぬことです。NRZ（non return to zero）のような，特別な変調を行わないデジタル・データ伝送では時間領域での扱いが基本であって，周波数領域での扱いは補完的なものといえます。ですから伝送路の理論も時間領域で表現したものが必要です。
ここではDDR2メモリなどの接続規格が前提としている，ボード上に作られた伝送路の性質を時間領域で解説します。なぜ終端抵抗が必要なのか，あるいはなくてもよいのか，どうして小振幅なのかなどの疑問に対し，明快な答えを見つけることができるはずです。理解にはインダクタンスなどの電磁気学の基礎知識を必要としますが，取っ付きにくいマイクロ波技術とは別の視点でとらえていますので，一度断念された方でも，あきらめずに読み進んでいけば，案外簡単に理解できるのではないかと思います。
