大規模LSI(SoC:system on chip)の設計が終わらず何度も変更を繰り返す,歩留まりが上がらない,製品化したがチップ面積が大きく競争力がない――LSI製造プロセスの微細化が進む中,こういった問題が頻繁に発生するようになった。その原因の一つとして,設計でバラつきや雑音を十分に考慮できないことが挙げられる。バラつきや雑音の問題を予測し,それを考慮して設計できれば,先端LSIの設計/製造で優位に立ち,LSIの競争力が格段に増す可能性がある。NECやNECエレクトロニクスで長年,アナログ回路やメモリ,SoCなどの開発に携わり,現在は台湾eMemory Technology Inc.のSenior Advisorを務める湯川 彰氏に,バラつきや雑音に関する技術の現状と今後の取り組み方を聞いた。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録(無料)
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に!
春割キャンペーン実施中!
>>詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG/SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。