戸坂 義春
富士通研究所
C2プロジェクト部 先端CMOS開発部 主任研究員
ある種の放射線がLSIに衝突することによって，LSIが一時的に誤動作するソフト・エラーに対する問題意識が高まっている。半導体の製造技術が微細になり集積度が高まるに伴って，ソフト・エラーが発生する確率を示すソフト・エラー率（SER：soft error rate）が増大しているためだ。この問題に直面する技術者が今後，急速に増える可能性が高い（Leading Trends「ソフト・エラー対策，待ったなし，SRAMや論理回路が俎上に」参照）。
LSIや機器の信頼性保証に携わる技術者や，設計者がソフト・エラーの影響や対策を考慮する必要に迫られていることを受けて，最近ではその標準的な評価方法を確立しようとする動きが進んでいる。例えば米国における電子部品関連の標準化団体JEDECは，ソフト・エラーの評価方法を記載した文書「JEDEC STANDARD JESD89」の改訂を進めている。国内では電子情報技術産業協会（JEITA）が，ソフト・エラーの予測や試験方法に関するガイドラインを，2005年6月にまとめた。
本稿では，このような問題意識が高まるようになった背景や，放射線に起因するソフト・エラーの発生機構とその発生確率を把握する評価方法，対策技術などについて解説する。
