常時オフ状態にあり,入力があった瞬間に電源を投入して処理を済ませ,すぐにオフに戻る─。このようなノーマリー・オフ型の機器を実現できる可能性を秘めたLSI技術が,2009年内にも実用化される。論理回路を含むチップ全体を不揮発化する,いわゆる待機時電力ゼロのLSI技術である。環境に配慮した機器が求められる中,低電力化を図る切り札になりそうだ。

同期論理回路の構成

 「2009年5~6月に京都の量産ラインを完成させ,2009年後半にカスタムLSIの出荷を開始する。早ければ,2009年内にも今回のLSIを使った機器が登場する可能性がある」(ローム)。

 待機時電力ゼロのLSI技術が実用化に向けて動きだした。先行するロームは,2008年にマイクロプロセサの試作を済ませ,現在は複数の機器メーカー向けにカスタムLSIの設計を進めている。ロームを追うNECも,より高速に動作する技術を開発し,2008年にテスト・チップによる動作検証を終えた。数年以内にSoC(system on a chip)を試作,実用化することを目指す。

 ここで言う待機時電力ゼロのLSIとは,チップ上の論理回路と混載メモリを共に不揮発化したチップを指す。フラッシュ・メモリ混載マイコンなど,混載メモリを不揮発化したLSIは多いが,今回はそれに加えて論理回路も不揮発化した。演算結果を一時的に記憶するフリップフロップ(レジスタ)を不揮発化し,電源を遮断しても再び電源を入れれば論理回路の動作を継続できる。チップ上のアナログ回路や電源回路などはデータ保持が必要ないため,待機時にLSI全体の電源を完全に遮断できることになり,「待機時電力ゼロ」が実現する。

『日経エレクトロニクス』2009年5月4日号より一部掲載

5月4日号を1部買う