• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスPC技術興亡史 > DRAMのアクセスは行と列に多重化、タイミングで制御する

PC技術興亡史

DRAMのアクセスは行と列に多重化、タイミングで制御する

メモリー編 第2回

  • 大原 雄介=フリーランス テクニカルライター
  • 2015/07/08 00:00
  • 1/2ページ
 本記事は、日経WinPC2012年11月号に掲載した連載「PC技術興亡史」を再掲したものです。社名や肩書などは掲載時のものです。

 市場に初めてDRAMチップが投入されたのは1970年初頭。Intelの1Kビット(1024ビット)DRAM「1102」が最初の製品である。Intelは1985年に撤退するまで、DRAMの主要なメーカーだった。1102はいろいろと問題が多く、同年10月に修正版の「1103」が登場した。1103のアクセス方法はちょっと面倒だった。電源電圧は16Vと19Vの2電源で、しかも、CMOSではないため出力は電流値(Lowだと0A、Highだと500μAが出力される)という、消費電力が結構多いものだった。

 アクセス方法が大きく変わったのは、Mostekが1973年に発表した「MK4096」という4KビットのDRAMからだ。アドレスをcolumn(列)とrow(行)に分割して多重化する技法を採用した。4096ビットはアドレス指定に12ビットが必要となる。もし何も考えずにピンを構成すると、18本のピンが必要になる(図1 左)。A0 ~A11がアドレス指定となり、CSはChip Select、WEはWrite Enable、ASはAddress Strobeである(この3つの信号については後述)。最後のI/Oが実際にデータの読み書きするピンだ。

図1 4096ビットのDRAMの場合、普通にアドレスを指定すると18本必要になる。これを縦横のマトリックスで多重化することで、ピン数を大幅に減らせる。

 ところがアドレスを多重化すると、必要なピン数は13ピンに減る(図1右)。ピン数が減ればパッケージが小さくなるので、一定サイズの基板に実装する際のチップの数を減らせる。配線も減らせる。パッケージが小さくなればチップそのものの値段も下げられる。これらは当時のコンピューターにとって非常に重要な要素ばかりであった。結果として、このアドレス多重方式がDRAMの標準的なアクセス方法として定着することになり、現在も利用されている。

おすすめ