パッケージと基板のギャップが課題
図5 LSIとプリント基板のピッチ・ギャップを埋める技術が必要
半導体の微細化が進む一方，プリント基板の微細ピッチ化はそれほど進まず，数百倍に達している。電子情報技術産業協会（JEITA）の「次世代実装技術G報告書」を基に筆者の作成。
[画像のクリックで拡大表示]
図6 Siモジュール基板を導入
パッケージとプリント基板の間のギャップを埋めるため，Si基板をモジュール基板として使っていく。電子情報技術産業協会（JEITA）の「次世代実装技術G報告書」を基に筆者の作成。
[画像のクリックで拡大表示]
図7 配線の本数と線幅/線間隔の関係
150μmピッチのFBGAの場合，端子パッド間に1本の配線を通すと線幅/ 線間隔は20μm/ 25μm，2本通すと14μm/14μmが必要なる。筆者のデータ。
[画像のクリックで拡大表示]
次に，高性能化に伴って半導体の微細化が進むだろう。しかし，プリント基板の微細ピッチ化はそれほど進まず，数百倍に達している。今後もこのギャップが縮まることは考えにくく，実装技術の大きな課題となっている（図5）。この状況の打開に向けて，Si基板の導入が拡大していくだろう。
半導体チップとパッケージの間では，Siインターポーザが使われるようになってきた。主に50μm未満の微細パッド・ピッチを対象に，電極のファンアウト用にSiインターポーザが使われている。Siインターポーザは高速信号の伝送にも効果があり，一部では受動部品を内蔵したパッケージも実用化されている。
パッケージとプリント基板の間のギャップ解消に向けては，今後FBGAの端子ピッチが150μm以下になるところをメドにSi基板をモジュール基板として使うことになるだろう（図6）。150μmピッチのFBGAの場合，端子パッド間に1本の配線を通すと線幅/線間隔は20μm/25μm，2本通すと14μm/14μmが必要なる（図7）。これに対し，Si基板は1/10程度の配線ピッチでパターニングできる。例えば2μmピッチで配線すれば34本を通すことができる計算になる。この結果，Si基板を使うことによって2層で済ませられるようになる。
