• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス実装技術開発トレンド > 「小型化」から再び「高性能化」へ(3)

実装技術開発トレンド

「小型化」から再び「高性能化」へ(3)

  • 2012/11/14 00:00
  • 1/2ページ

LSIへの機能集約と実装技術開発の遅れ

 「実装技術開発の遅れを見越した機器メーカー側の要求の低下」は,プリント配線板関連の技術開発の遅れに原因がありそうだ。20年前に開発したビルドアップ工法をベースとした現状の基板技術は,現状以上に微細化しようとすると歩留まりが低下してしまう。ビルドアップの加工精度や合わせ精度に限界があるためである。

表2 プリント基板の各層の線幅/線間隔の推移
電子情報技術産業協会(JEITA)Jisso 戦略専門委員会実装技術ロードマップグループ(JJTRC)が策定した「日本実装技術ロードマップ」のデータ。
[画像のクリックで拡大表示]
表3 リジット構造とビルドアップ構造のプリント基板の線幅/線間隔の推移
電子情報技術産業協会(JEITA)Jisso 戦略専門委員会実装技術ロードマップグループ(JJTRC)が策定した「日本実装技術ロードマップ」のデータ。
[画像のクリックで拡大表示]

 プリント基板の微細化を期待しにくい状況になっているため,半導体パッケージや電子部品への微細化要求もおのずと減速している。半導体パッケージの端子ピッチが0.15mmになり,チップ部品が「0201」になっても,これらを搭載する基板がなければ意味がないからである。

 具体的には,実装技術ロードマップでは基板技術を①主として大量生産に用いられる技術,②一部のメーカーで量産可能な先端技術,③最先端の技術で量産技術が未確立な技術の三つに分類している。この中で機器メーカーが民生機器向けに一般的に使用できるのは①である。①における2018年の線幅/線間隔は35μm/35μmであり,それも「現在の技術,研究開発の延長線では解決策が見つからないもの」とされている(表2)。サブ基板やモジュール基板では2008年に15μmピッチが可能だが,メイン基板へは展開できない(表3)。

高性能化のための実装技術へ

 このような状況に対し,今後の実装技術は再び基本に立ち返り,技術の潜在能力を高めるための「高性能化」に注力することになりそうだ。高性能化のための技術を開発しておけば,大型コンピュータに向けた高性能化のための技術が携帯電話機向けの小型化のための技術に転用できたように,今後新たに登場する民生機器へ応用できる可能性が高いからである。

 今後の民生機器は,携帯電話機やネットブックなどの携帯端末の筐体に,多種多様な機能を詰め込むことになるだろう。しかも,その性能は継続的に進化していく可能性が高く,高性能化のための実装技術を要求し続けるだろう。そのために,配線長の短縮や回路ループの小型化,良好な電気特性・電磁特性を実現できる高密度実装などを開発しておく。これによって,高機能・高品質の機器開発を助けていく。

【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ