チップ割れにはフラッシュ向け技術

 ウエーハの薄化に伴うエッジのチッピングを防ぐ技術には,NAND型フラッシュ・メモリーで先行して量産化している手法が使える。NAND型フラッシュは,SSD(solid state drive)やメモリー・カードの大容量化のために,ウエーハを20μm程度にまで薄くして積層している。その際に,ウエーハ端の断面形状がナイフ型になることを防ぐために,前工程の終了後にウエーハの周囲に沿って一定の幅と厚さになるようにブレードで削る(図3)。このようにすると,この後に薄化した際にウエーハ端の断面形状がナイフ型とならず直角の形状となる。鋭角でなくなりチッピングに強くなる。

図3 チップ割れの抑制手法<br> NAND型フラッシュ・メモリー・チップの積層時に使うエッジ・トリミング手法。東芝のデータ(「第 39回インターネプコン・ジャパン」,2009年1月)。
図3 チップ割れの抑制手法
NAND型フラッシュ・メモリー・チップの積層時に使うエッジ・トリミング手法。東芝のデータ(「第 39回インターネプコン・ジャパン」,2009年1月)。
[画像のクリックで拡大表示]

 ソニーのBSI型の製造工程でも同様の手法が使用されていると考えられる。ただし,フラッシュ・メモリーの場合はBG(back grinding)テープを使ってSi基板を補強するが,BSI型においてはSiウエーハによる支持基板に接合する。このプロセスについては,同社などデバイス各社のノウハウとなっており,装置メーカーを含めて情報を明らかにしていない。

 薄化後の裏面には,反射防止膜を形成して感度を低下させないようにする。反射防止膜は,最先端LSIに使われているhigh-k膜の中から光学特性が最適なものを使用しているもようである。裏面においても入射光によってできた電子がトラップされる可能性があり,これを抑えるため界面の準位を下げることが必要になる。そこで,清浄な酸化膜を再形成した上に反射防止膜を形成していると推察される(図4(a))。

図4 ソニーのデバイス写真 <br>(a)(b)ソニーのBSI 型デバイスの断面 SEM写真。いずれもカナダChipWorks, Inc\.のデータ。(c)ワイヤー・ボンディング を共焦点型光学顕微鏡(レーザーテックの 「OPTELICS H1200」)で観察した。日経マイクロデバイスが撮影。
図4 ソニーのデバイス写真
(a)(b)ソニーのBSI 型デバイスの断面 SEM写真。いずれもカナダChipWorks, Inc.のデータ。(c)ワイヤー・ボンディング を共焦点型光学顕微鏡(レーザーテックの 「OPTELICS H1200」)で観察した。日経マイクロデバイスが撮影。
[画像のクリックで拡大表示]

 前工程の最終段階として,カラー・フィルタとマイクロレンズ,この保護膜を形成する。これらはいずれもウエーハ・レベルで実施する。このプロセスの詳細について,ソニーは明らかにしていないが,カラー・フィルタについてはカラー・レジストを使用して形成していると考えられる。なお,本誌がソニーのBSI型デバイスをガラス越しに光学顕微鏡で観察した結果,マイクロレンズの下のカラー・フィルタは,上層から赤,青,緑のフィルタ層が観察された。また,カラー・フィルタの配置は,一般に多く採用されている「Bayerパターン」ではないことも分かった注4)。独自の配置になっている。

注4)図5(a)を参照。