COLLEGE 製造業の“本当”を探求
 

第3回:遊び心で始めた技術が高集積化の切り札に(上)

木村 雅秀=日経エレクトロニクス
2011/09/14 00:00
出典:日経エレクトロニクス、2007年8月13日号 、pp.107~109 (記事は執筆時の情報に基づいており、現在では異なる場合があります)
印刷用ページ
【前回より続く】
オイルショックの打撃を受けた1974年
1974年はオイルショックの影響で産業全般が打撃を受け,半導体市況も深刻な不振に陥った。省エネルギー対策の一環とし てNHKが放送を一部休止したほか(左),ネオンの早期消灯が行われた(右)。写真は共同通信社の提供。

 1974年,前年のオイルショックの影響で日本経済は戦後初のマイナス成長を記録した。半導体業界も深刻な不振に陥り,技術者の多くは仕事がほとんどない状況だった。日立製作所も例外ではなく,武蔵工場では定時退社が日常化し,午後から帰休になる日もあったという。

 だからといって,半導体技術者の意気はそがれなかった。むしろその逆である。日立製作所の武蔵工場に勤務していた安井徳政は,こんなときこそ新技術の開発をすべきと考えた。目の前の仕事だけではなく,時には横道にそれる挑戦がないと将来の種は育たない。常々そう感じていた安井にとって,半導体市場の不況期は,普段はできない開発にじっくり取り組む好機だった。

 安井には,しばらく前から気になっていた技術があった。SRAMの高集積化を可能にする「高抵抗多結晶Si負荷メモリ・セル(高抵抗セル)」である。アイデア自体は日立の清水真二が1973年に特許を出願していた。ただし,実際のSRAMに応用した例はまだなかった。この事実が,安井の遊び心をくすぐった。せっかくの機会だから,実際にSRAMを試作して効果があるかどうか探ってみよう。

 この時始めた技術開発が,4KビットSRAM「HM6147」の実現につながる第一歩だった。6147がユーザーに受け入れられた大きな理由の一つは,チップ面積を縮小し,低コストにできたこと。高抵抗セルの技術は,チップ面積削減の立役者である。

 後にCMOS技術を半導体業界全体に広めるキッカケをつくった6147の開発は,一技術者の好奇心から始まった。

他グループの設計図を流用

 通常,SRAMセルは4個のnMOSトランジスタと2個の負荷素子で構成する。用いる負荷素子の種類によって,出来上がるセルの特徴が異なる。負荷素子にpMOSトランジスタを使ったものはCMOSセルと呼ばれ,セル面積は大きいものの消費電力が小さい。負荷素子にnMOSトランジスタを使ったnMOSセルは,逆に消費電力は大きいがCMOSセルよりも高集積化が可能である。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング