2010年6月に米国ホノルルで開催された半導体製造/回路技術の国際会議 「2010 Symposia on VLSI Technology and Circuits」(VLSI Symposia)では,LSIの3次元化に関する技術発表が大きな注目を集めた。1個のチップ上で機能素子や回路を積層したり, 複数個のチップを3次元方向に積み上げたりする技術である。LSIの高集積化と低コスト化,およびチップ間などシステム・レベルの性能向上と消費電力削減に大きな威力を発揮しそうだ。
連載
FPGAやメモリ,さらにSSD,3次元化に沸くLSI開発
VLSI Symposia詳報
目次
-
第4回:TSVで1Tバイト/秒に高速化
TSVが将来,低コスト化することを見据えて,コンピュータ・アーキテクチャを見直そうとする動きが出てきた。その代表例が,VLSI Symposiaで日立製作所が発表した新メモリ・アーキテクチャである。サーバー機などの高性能コンピュータに向ける。マイクロプロセサやSoCがマルチコア化していることを受け,…
-
第3回:スピン注入MRAMを多値化
1個のチップ上で機能素子や回路を積層する方法は,メモリの高集積化や低コスト化にも寄与する。こうした狙いから,磁気メモリMRAMの記憶素子(TMR素子)を3次元的に積層することで,多値(multi-level cell:MLC)動作を実現したのが,日立製作所と東北大学のグループである。
-
第2回:セルベースLSIへの移行が容易
今回のVLSI Symposiaでは,アモルファスSi TFT技術に基づく26MビットSRAMを積んだチップを試作した(図3)。試作チップでは下地層を90nm世代のCMOS技術で製造したが,「40nm世代に微細化することが可能との見通しを得ている」(東芝)という。
-
第1回:3次元化は微細化とは違う成長軸
2次元から3次元へ─。半導体の技術開発が転換点を迎えつつある(図1)。論理LSIやメモリなどの半導体の進化をこれまで牽引してきたのは,2次元方向の微細化である。ただし,微細化の進展とともに,半導体工場の建設費用やプロセス技術の開発コストの上昇が続いている。