「3次元NANDは、テラバイト時代へのゲートウェイとなる技術。量産にこぎつけたのは、業界で我々だけだ」――。「2014 Samsung SSD Global Summit」（2014年7月1～2日、韓国ソウル市）では、韓国Samsung Electronics社でNANDフラッシュメモリーの設計開発を統括するKye Hyun Kyung氏（Senior Vice President, Flash Design Team Leader）が登壇。メモリーセルを3次元方向に多段積層する3次元NANDフラッシュメモリーへの取り組みで他社に先行していることを、強くアピールした。同社は今回、3次元NANDを搭載したSSDを一般ユーザー向けに発売することを発表している（関連記事1）。
「すべて良し」の性能をアピール
Kyung氏はまず、メモリーセル間の電気的干渉や（1Xnm世代以降に対応できる）露光技術という二つの課題から、現行の平面（プレーナー）構造のNANDが技術限界に直面していると指摘。これら二つの課題を克服する技術として、3次元NANDの開発を進めてきたと話した。
3次元NANDでは、導電性の多結晶Si（浮遊ゲート）に代えて絶縁性のSiN（チャージトラップ）膜に電子を貯めるため、セル間干渉を抑えやすい。加えて、3次元方向にメモリー容量を稼ぐため、水平方向の設計ルールは緩くでき、ダブルパターニングなど高コストの露光技術を使わずに済む。
3次元NANDの量産化に際しては、材料/構造/インテグレーションの3点で技術革新が必要だったという。第1のステップとして2006年にチャージトラップ膜を用いたメモリーセルを開発。これを基に2008年には3次元NANDの基盤技術となる3次元メモリーセルを開発した。そして2011年に8層積層品を開発、2013年に24層積層（第1世代）の「Vertical NAND（V-NAND）」の量産にこぎつけた（関連記事2、同3）。2014年5月には32層積層（第2世代）のV-NANDの量産を開始、今回発表した「Samsung SSD 850 PRO」に搭載した。
3次元化により、プレーナーNANDを1Xnm世代以降へ微細化する場合に比べて四つのメリットが得られたという。第1に、集積度（単位チップ面積当たりのビット密度）が約2倍に高まった。第2に、セル間干渉が小さいため、書き込み時の書き込み/ベリファイのサイクルを少なくでき、結果として書き込み速度が約2倍に高まった。第3に、チャージトラップ膜が浮遊ゲートに比べて劣化を起こしにくいことなどから、書き換え回数が2～10倍に高まった。第4に、消費電力を半減できた。
