(a)の発表:SAFフリー層を最適化
(a)の発表:SAFフリー層を最適化
[画像のクリックで拡大表示]
(a)の発表:同時に三つを改善したのは今回が初めて
(a)の発表:同時に三つを改善したのは今回が初めて
[画像のクリックで拡大表示]
(b)の発表:固定層を共有化
(b)の発表:固定層を共有化
[画像のクリックで拡大表示]
(b)の発表:4値(2ビット/セル)のMTJ技術を開発
(b)の発表:4値(2ビット/セル)のMTJ技術を開発
[画像のクリックで拡大表示]
(c)の発表:MTJは感度が高く、集積しやすい
(c)の発表:MTJは感度が高く、集積しやすい
[画像のクリックで拡大表示]
(c)の発表:Cu配線の電流をMTJで計測
(c)の発表:Cu配線の電流をMTJで計測
[画像のクリックで拡大表示]

 超低電圧デバイス技術研究組合(LEAP)は「2013 IEEE International Electron Devices Meeting(IEDM)」(2013年12月9~11日、米国Washington, D.C.)において磁性デバイス(MTJ)に関する3件の発表を行う。(a)特性を改善したMTJ技術(講演番号3.4)、(b)MTJの多値化技術(3.3)、(c)MTJのセンサ応用技術(18.5)について、それぞれ発表する。

 (a)特性を改善したMTJに関しては、書き換え電流を50μ~70μAに低減しながら、不揮発性の指標(Δ)を60に高め、同時に浮遊磁場の影響をほぼゼロに抑えた。これまで書き換え電流やΔ、浮遊磁場の影響を個別に改善した事例はあったが、同時に三つを改善したのは今回が初めてとする。なお、MTJは多値ではなく、1ビット/セルである。

 これまでLEAPではMTJのフリー層にSAF(synthetic antiferromagnetic)と呼ぶ構造を取り入れるとともに、SAF構造の固定層をMgOバリアー層の上に置くトップピン構造によって書き換え電流の低減やΔの改善を図ってきた。今回はSAFフリー層の構造を最適化することで、固定層から漏れ出る浮遊磁場の影響をほぼゼロにすることに成功した。主にマイクロプロセサの2次/3次キャッシュへの応用を目指している。

 (b)MTJの多値化に関しては、低コストに製造できる4値(2ビット/セル)の技術を開発した。2ビット/セルのMTJは既に東北大学が開発済みだが、今回の技術は工程数を減らせるほか、電気特性を改善できる点が特徴である。

 これまではMTJを縦に二つ接続することで2ビット/セルを実現していたが、二つのMTJを形成するために製造工程が増えるほか、素子の縦方向の厚さが増し、MgOバリアー層のラフネスが増加することによって電気特性の制御が困難になるという課題があった。今回は固定層を共有化することでMTJを二つ重ねなくても済むようした。この結果、工程数を削減できたほか、素子全体の厚さを約1/2に抑えることによって電気特性も改善した。

 2ビット/セルのMTJも、プロセサの1次/2次キャッシュ用途を狙っている。ただし、1ビット/セルのMTJに比べて動作速度が遅くなるため、例えばセンサ・ノード向けのマイコンなど、低速だが大容量のキャッシュが求められる用途を狙っているという。