休憩時間の会場ロビーの様子
休憩時間の会場ロビーの様子
[画像のクリックで拡大表示]

 SiCパワー半導体関連の国際学会「ICSCRM 2013」(2013年9月29日~10月4日、宮崎県フェニックス・シーガイア・リゾート)の会期2日目に開かれたセッションMo-1A「MOSFET 1」では、トレンチ型MOSFETが議論の焦点となった。トレンチ型MOSFETは高耐圧と低オン抵抗を両立しやすく、現行のDMOSFETに続く第2世代のSiC MOSFETと位置付けられる。同セッションではロームや三菱電機、日産自動車が最新の開発成果を披露した。

 ロームはかねて開発を進めてきたダブル・トレンチ型SiC MOSFETに関する招待講演を行った(講演番号Mo-1A-1)。「量産準備は整っており、2013年内または2014年前半から量産する」(同社)という。同社のダブル・トレンチ型SiC MOSFETでは、ゲート近傍の電界集中を従来構造に比べて大幅に緩和できる。耐圧1700V/定格電流100Aと、耐圧1200V/定格電流250Aの2品種について、SBD(ショットキー・バリア・ダイオード)を同一パッケージに収めた製品などを提供する。なお同社はSiC DMOSFETを2010年末から量産中で、DMOSFET単体およびSBDを同一パッケージに内蔵した製品を供給している。

 三菱電機の発表は、トレンチ型SiC MOSFETが抱える二つの技術課題の克服を目指したもの(講演番号Mo-1A-2)。トレンチ底部への電界集中によるゲート絶縁膜の信頼性劣化、ゲート-ドレイン容量の増大によるスイッチング損失の増加、という課題に対処した。同社が今回開発したのは、接地(grounded)タイプのp型ウェルをトレンチ下部に設けてゲート絶縁膜を保護する手法である。このp型ウェルは自己整合的なイオン注入プロセスで形成できる。今回の構造では、p型ウェルを設けない場合に比べて電界集中を抑えることができることに加え、電位が浮いた(floating)タイプのp型ウェルを設ける場合に比べるとゲート-ドレイン容量を小さくできるという。