• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスITC(International Test Conference)2013 > 高速IOのジッタ耐力テストでLSI社が新手法、BIST回路でサイン波ジッタを発生して注入

ITC(International Test Conference)2013

高速IOのジッタ耐力テストでLSI社が新手法、BIST回路でサイン波ジッタを発生して注入

  • 山口隆弘=アドバンテスト研究所
  • 2013/09/20 12:28
  • 1/1ページ
高速シリアルIOデバイスのテストで、最も重要で効果的かつ最も困難なのが受信機のジッタ耐力テストである。テストの国際会議「ITC(International Test Conference)」では、早くも2002年のITC 2002において、ジッタ耐力テストに向けた高速テスト技術がアドバンテスト研究所と米Agere Systems社の共著論文として発表されている。タイトルは、「A New Method for Testing Jitter Tolerance of SerDes Devices Using Sinusoidal Jitter」(論文番号25.3)で、測定器と外部ループバックを組み合わるテスト手法である。
【技術者塾】(5/17開催)
キャパシタ応用を広げるための基礎と活用のための周辺技術


省エネルギー社会に則した機器を、キャパシタを上手に活用しながら開発するために、その原理と特長、信頼性、長寿命化、高密度化、高出力化などのセル開発の進歩とキャパシタの持つ課題と対応技術まで、実践活用に役立つ応用事例を示しながら学んでいきます。 詳細は、こちら
日程 : 2016年5月17日
会場 : BIZ新宿
主催 : 日経エレクトロニクス

おすすめ