確率論的エントロピーは、確率変数の状態を規定するのに必要な情報量の平均値として定義できる。また、ガウス分布のエントロピーはその分散の対数に比例する。MOSFETの超微細化にともない、その特性バラつきの分散は増大する。すなわち、特性バラつきが増大すると、そのエントロピー（半導体回路から集めるべき情報量）も増大することになる。したがって確率論的エントロピーの視点から、特性バラつきに関する測定技術には不断の革新が求められる。

　2013年9月10日～1２日に米カリフォルニア州アナハイムで開催されたテストの国際会議「ITC（International Test Conference） 2013」では、特性バラつき測定の課題が議論され、差動に着目した新たな技術が発表された。ITC 2013の基調講演には韓国Samsung Electronics社のK-H Kim氏（Executive Vice-President）が登壇し、歩留まりを向上する設計とプロセスについての経験を語った（講演タイトルは「Challenges in Mobile Devices: Process、 Design and Manufacturing」）。

　携帯情報機器は非常に製品寿命が短いため、製造歩留まりをいかにすばやく向上させるかが事業成功の鍵をにぎる。特に、ランダム変動による歩留まり低下を最小化することがポイントだ、とKim氏は主張した。同氏によれば、Samsungと米PDF Solutions社は共同プロジェクトを進め、製造開始段階から携帯情報機器の製造歩留まりを高くしている。プロセス途中の方法として、「Care Area」と呼ぶ領域を設け、ウェハー起因の雑音を小さくし、欠陥検出率を向上させる方策をとっている。同氏は、マルチコアを集積している携帯情報機器用半導体回路の歩留まりをすばやく向上させるには、設計にやさしいプロセスとプロセス変動に耐性をもつ設計を同時に実現することが重要であると述べて、講演を結んだ。

　以下、今回のITCで筆者が注目したMOSFET特性バラつき評価に関する3件の講演のポイントを紹介する。

しきい値電圧の分散をデジタルで測定

　1件目は米PDF Solutions社の講演である。「AIP Session 3：Challenges of New Technologies」で、同社のB. E. Stein氏が20 nmプロセスを例とし、歩留まりの目標値を説明し、特性バラつき測定の課題を論じた。講演タイトルは「Electrical Characterization Needs for Rapid Yield Learning and Variance Reduction」(発表番号A3.2）である。

　最終的なビアの欠陥率は、全銀河系でたった１つ「欠陥星」が存在するのと同じ比率に設定した。トランジスタと配線間の短絡欠陥率は、ロサンゼルスからサンフランシスコまで車で移動したときに4つの石を路上に目にすることに対応するという。短絡故障モードは細い糸状または下層に隠れてしまい、短絡故障検出率は減少する。支配的なバラつきはトランジスタ・パターンにもとづく特性バラつきであり、さらにシステマティックな故障モードも支配的となる。対象のトランジスタや配線から全ダイや全ウェハーまで測定しなければならないという。