「2013 Symposium on VLSI Circuits」（2013年6月12～14日、京都市）のSession 15「All Digital Phase-Locked Loops」では、近年ますます高速化が進む通信用途向けに、高速の完全デジタル・クロック発生器（all digital phase-locked loops：ADPLL）の低ジッタ化や高速起動を志向する最新技術が集まった。110fsのジッタ特性など業界トップクラスのデータが次々と示され、早朝のセッションながら多くの聴講者が集まってセッション後まで活発な議論が行われた。

　現在広く使われているアナログ型PLLは、フィルタ回路やチャージポンプ回路など多くのアナログ回路が使われており、低電圧化や小型化が難しいという課題がある。そこで近年、プロセスの微細化に適した技術として、ADPLLが急速に発展している。ADPLLに期待されるのは、次のようなメリットだ。（1）微細化による速度向上や低電圧動作が可能となるため、低ジッタ化や低電力化を実現できる、（2）アナログ・フィルタなどがデジタル処理回路に置き換わるために小型化できる、（3）デジタル処理になることでループ特性などをきめ細かく設定できるようになるため、高速起動と低ジッタの両立が可能である。以下では、本セッションで発表された技術の概要を紹介する。

　まず、28nm世代の低ジッタADPLLについて米Broadcom社が講演した（講演番号：C15-1）。ADPLLでは、出力クロックと基準クロックの位相を比較し、その位相差をデジタル値に変換するTDC（time-to-digital converter）が重要な役割を担う。ところが、TDCの量子化誤差や非線形性がADPLLのジッタ悪化の大きな要因となってしまっている。

　講演では、TDCに用いる遅延回路列の構成を変えることで、従来のTDCに比べて飛躍的に高い時間分解能(1ps以下)が得られ、かつ高い線形性も得られたとしている。一方、時間分解能を高くした場合には位相差を測定できるレンジが狭くなってしまうという問題がある。これに対しては、デジタル・フィルタに工夫を施し、測定レンジを外れた際にいち早く測定レンジ内に戻れるようにするなど、ADPLLならではの技術を駆使することで解決した。これらの結果、ジッタ値は従来のADPLLの約2/3の226fsに抑えられたという。

　続いて、オランダUniversity of Twenteが12GHz ADPLLを発表した（講演番号：C15-2）。論文に記載のジッタ値は210fsだが、講演では110fsにまで改善したという最新の成果を報告した。

　これも低ジッタ化を目指した技術だが、そのアプローチがBroadcom社とは異なる。例えば、デジタル制御発振器の周波数分解能を高めることが低ジッタ化には重要とし、発振器に入力する周波数制御信号を、単なるデジタル信号ではなく制御信号の電圧値や出力時間を数段階に調整できる仕組みを導入することで、周波数分解能を高めた。また、PLLでは一般に、フィードバック制御に時間がかかるとジッタも大きくなってしまうことから、位相差検出やフィルタ処理の時間を短縮する工夫も採り入れている。

　3番目の講演は、米Rambus社による25GHz8相出力ADPLLの発表である（講演番号：C15-3）。この講演ではまず、8相クロック発振器の高精度化技術が紹介された。四つのLC発振器のインダクタ同士がトランスのように磁気結合することで、LC発振器間の位相を調整するという構成である。このようなシンプルな構造にしたことで、低ジッタかつ小型化を実現している。

　また、高速起動技術としては、通常動作時のデジタル・フィルタの値を記憶しておき、起動時に書き戻すなど、起動シーケンスを工夫することでクロックの安定時間をわずか100nsに短縮できたとしている。高速起動技術については、温度などの動作環境が起動ごとに微妙に変わることが再現性にどう影響するか、アナログPLLにも活用できるのかといった多くの質問が出た。ADPLLの価値の広がりに対する期待の高さの表れだろう。

　最後は、米IBM社からの28GHz ハイブリッド型PLLの発表である（講演番号：C15-4）。上記3件の発表とは異なり、一部の処理にアナログ型のチャージポンプを使うことで、アナログ回路の持つ高い線形性とデジタル回路の持つ柔軟なフィルタ処理を両立させて、ジッタを減らしている。また、従来のバイナリ制御では、0111と1000など、1だけを加減算すると多数のビットが変化するために線形性が悪くなるという課題があった。そこで今回は、線形性を向上させつつ、冗長性も最小限に抑える制御技術を併せて提案した。試作チップは32nm世代SOIプロセスで製造したもので、28GHzという高速クロックの低ジッタ化（199fs）に成功している。