• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス2013 VLSI > 【VLSI】SRAMのジョイント・セッション、デバイスと回路の両面から低電圧動作が焦点に

2013 VLSI

【VLSI】SRAMのジョイント・セッション、デバイスと回路の両面から低電圧動作が焦点に

  • 田中 琢爾=富士通セミコンダクター
  • 2013/06/15 22:59
  • 1/2ページ
図1:フリップ・ウェル構造とシングル・ウェル構造を提案
図1:フリップ・ウェル構造とシングル・ウェル構造を提案
[クリックすると拡大した画像が開きます]

 「2013 Symposia on VLSI Technology and Circuits」(2013年6月11~14日、京都市)では、SRAMをテーマとするジャンボ・ジョイント・フォーカス・セッション(Jambo Joint Focus Session)が開催された。Technology側から招待講演2件と投稿論文3件、Circuit側から投稿論文4件の計9件が集まった。TechnologyとCircuitの両シンポジウムの参加者が一堂に会し、SRAMの素子特性から量産応用におよぶ幅広い話題について、活発な討論が交わされた。ここでは主にTechnology側の論文を紹介する。

 伊仏STMicroelectronics(ST)社とフランスCEA-Letiのグループは、完全空乏型SOI(FDSOI)プロセスを用いたSRAM技術を発表した(講演番号:JJ2-2)。同グループは28nm世代のFDSOI技術について、今回のシンポジウムではバルクCMOS混載技術(同JJ1-8)や論理LSIへの応用(同JJ1-9)など活発な発表を行っており、一連の発表のSRAM版といった位置付けである。

 この発表では、薄い埋め込み酸化膜(BOX)層を備えるFDSOIに関して、フリップ・ウェル(flip-well)とシングル・ウェル(single-well)という二通りの構成を提案している(図1)。FDSOIはFinFET(およびトライ・ゲート)に比べると製造プロセスがバルクCMOSに近く、マスク枚数を少なくできる。低リーク電流かつ高速というFDSOIならではのトランジスタ特性を生かし、セル面積0.197μm2の1MビットSRAMで0.42Vの最小電源電圧を実証した。講演では、動作電圧の低さやボディ・バイアス制御の設計自由度の高さをアピールしていた。

 本論文は、事前の論文採択会議で高得点を獲得していたもの。講演後の質疑応答では、今回のジョイント・フォーカス・セッションの中でもとりわけ活発な議論が行われ、関心の高さをうかがわせた。それらの質問の中身は、より大規模のSRAMでの低電圧動作の可能性や、シングル・ウェル構成での制御性確保の現実性など、直近の実用性をにらんだものが多かった。FinFETやトライ・ゲートに対する優位性は何かとの質問に対し、講演者が言葉を詰まらせる場面もあったが、プロセス・コストを抑えつつ低電圧動作が可能という利点をうまく生かせば、有用な技術となるだろう。

 これに続く講演では、超低電圧デバイス技術研究組合(LEAP)と東京大学のグループが、Silicon-on-Thin-BOX (SOTB)と名付けたFDSOI技術を用いたSRAM技術を発表した(講演番号:JJ2-3)。BOX層の厚さを10nmと非常に薄くすることにより、適応的バック・バイアス(adaptive back bias:ABB)によるしきい値電圧の制御性を高めた点が特徴である。2MビットのSRAMにおいて、0.37Vという非常に低い電圧での動作を実証した。-30℃から80℃の範囲で温度を振った場合にも、バック・バイアス制御によって温度によらず最小電源電圧を0.4Vに抑えられたという。質疑応答で講演者は、BOX層厚さなどの設計思想について、ST社のグループとの狙いの違いを強調していた。

 産業技術総合研究所は招待講演において、同グループが開発したFinFETベースのSRAM技術について、TechnologyとCircuitの両面からのレビューを行った(講演番号:JJ2-5)。Technologyの側面では、TaSiNゲート・プロセスの最適化によって、Avt値で1.34mVμmという低いばらつきを実現している。Circuitの面では、一般的な共通マルチ・ゲート構造のFinFETとは異なる、二重ゲートのFlex-PGセルを提案した。ゲート長12.5nmのSRAMセルで十分なSNM(static noise margin)を確保している。セルサイズも従来のシングルゲートの6T-SRAMと同等にできるという。

 共通マルチ・ゲートFinFETの低電圧動作の可能性が気になると感じていたところ、米Intel社による次世代Xeonプロセサ向けSRAM技術の発表において、最低電源電圧が700mVであるという具体的な数値への言及があった(講演番号:JJ2-9)。私見だが、同社は他の講演を意識して情報開示に踏み切ったものかもしれない。

【技術者塾】(5/26開催)
シミュレーション要らずの熱設計・熱対策

~熱を電気回路に見立てて解析、演習で応用力アップ~


本講演を受講すると、シミュレーションに頼らない実践的な熱対策・熱設計ができるようになります。演習を通して実際に熱を解析し、熱設計への理解を深められます。現場で応用できる熱解析ツールを自分で作成できるようになります。 詳細は、こちら
日程 : 2016年5月26日
会場 : 化学会館 7F(東京・御茶ノ水)
主催 : 日経エレクトロニクス

おすすめ