連携研究体グリーン・ナノエレクトロニクスセンターと産総研によるGeチャネル・フィンFET
連携研究体グリーン・ナノエレクトロニクスセンターと産総研によるGeチャネル・フィンFET
[画像のクリックで拡大表示]

 米Intel社が業界に先駈けて2012年にフィンFETを量産化したことを契機に、CMOSトランジスタはいよいよプレーナ(平面)構造から立体チャネルの時代へ移行した。そのことを裏打ちするかのように、「2013 Symposium on VLSI Technology」(2013年6月11~13日、京都市)では、招待講演を除く全71件中20件がフィンFETおよびナノワイヤFETに関する発表だった。今回は、フィンFETのスケーラビリティへの期待を膨らませる新しい材料やプロセス技術の発表が相次いだ。

 材料面で最も興味深かったのは、セッション7「Advanced FinFET」において連携研究体グリーン・ナノエレクトロニクスセンターと産業技術総合研究所(産総研)の共同グループが発表した、多結晶Geチャネル・フィンFETである(講演番号:T7-5)。Geチャネルは通常のスパッタリングで堆積しており、フィン形成後に600℃、5時間の熱処理で多結晶化している。興味深いのは、この工程で既に多結晶Geが高濃度のp型Ge(p+ Ge)になっている点だ。理由は明確ではないが、空孔や格子間原子がアクセプタとして働いている可能性が考えられるという。

 このp+ Geフィン・チャネルにイオン注入を施さずに、全域をp+ Geで構成する“接合レスGeフィンFET”としている。イオン注入フリーであるために、欠陥が導入されず新たな熱処理も不要にできた。加えて、接合レスのフィン構造を用いることで、Geチャネルで問題となりやすいオフ・リーク電流を大幅に低減できている。ソース・ドレイン領域をより低抵抗化するためにNiGeも導入した。

 研究グループはこれらの技術を用いて、ゲート長80nm、フィン・チャネル厚7nmの多結晶GeフィンFETを試作した。1V相当の電源電圧において、100μA/μmのオン電流を得ている。このオン電流値は先端世代のSi-MOSFETに比べると劣るものの、桁違いに低いというわけではなく、高性能な回路に十分に適用可能だ。

 今回のフィンFETには、下層のCMOS回路に影響を与えない低温下で、絶縁膜上に形成できるというインパクトがある。3次元積層タイプの集積回路の実現に大きく貢献する可能性を秘めている。

 ベルギーIMECと米Applied Materials社の共同グループが発表したのは、フィンFETを容易に高性能化できるという新しいイオン注入プロセス技術である(講演番号:T14-2)。フィンFETのソース・ドレイン接合を形成する際、通常はイオン注入によって不純物を導入する。Asのような重いイオンを低エネルギーで導入すると、注入領域は非晶質化してしまう。ここで、通常のバルクCMOSトランジスタでは、非晶質化された領域の下部に結晶Siが豊富に存在するため、活性化熱処理時にそれらが種結晶となって非晶質化領域は結晶Siへ回復していく。

 ところがフィンFETの場合は、チャネルが細いために、種結晶となる結晶Siとの接触面積が小さく、完全に結晶Siに回復させることは難しい。SOI基板上に形成するフィンFETでは状況はさらに悪く、種結晶との接触面がないために多結晶化してしまう場合さえある。今回はこうした問題を解決するために、イオン注入時の基板を高温にし、非晶質化せずに不純物を導入できる技術を開発した。

 従来のイオン注入はこれとは別の課題も抱えている。CMOS製造工程において、イオン注入はレジスト付きのウエハーに対して行うが、高温下ではレジストが固化して後処理で剥離しにくくなる。この点に関しても、高温でのイオン注入に適した新たなレジストとして、非晶質カーボンマスクを開発した。

 研究グループはこれらの技術を組み合わせてCMOSを作製し、高温でイオン注入を行ったnMOSで20%程度のオン電流向上効果を得ている。イオン注入時の温度は残念ながら明らかにされなかったが、この技術はフィンFET、とりわけSOIフィンFETの作製プロセスではカギを握るプロセス技術になりそうだ。