「2013 Symposium on VLSI Technology」（2013年6月11～13日、京都市）の最終日、6月13日の午後に行われたSession 17「Late News」について記載する。Symposium on VLSI TechnologyでLate Newsが設定されて今年で3年目であるが、独立した単独のセッションとして設けられたものは初めてである。
Late Newsは通常の投稿時点では間に合わなかったものの、学会直前に最新情報をタイムリーに発信でき、当日は新鮮なデータをもとに議論できることからも非常に有効である。一方では準備期間が不十分となりがちで、論文の質も下がることが懸念されるが、今年は内容も充実した興味深い報告が3件採択された。
米University of California, Santa Barbaraからは、化合物半導体（InAs/In0.53Ga0.47As）MOSFETの評価結果が報告された（講演番号：T17-1）。MOSFETの特性を示す指標の一つにgm（コンダクタンス）がある。今回、ゲート長（Lg）が40nmのMOSFETを試作し、世界最高の値（2.45mS/μm、Vds＝0.5V）を実現した結果が報告された。
MOSFETの構造はMOCVD法を用いてチャネルやソース・ドレイン部に化合物半導体を成長させたものである。MOSFETの特性向上には、チャネルとなる半導体そのもの、また、ゲート絶縁膜との界面の膜質を改善させることが重要である。デバイスの製造においては、チャネル表面のUVオゾン酸化プロセスを最適化し、界面準位の低減に成功した。製造した全てのゲート長のMOSFETのいずれにおいても、これまでで最高の特性が示されている（図1）。Siデバイスの性能を凌駕する化合物の研究は精力的に継続されており、最高性能を示した報告は注目に値する。
米IBM社からはプレーナ型のSOI MOSFETとFinFETに関して、セルフヒーティング効果の解析とそのモデル化について示された。45nm世代SOI MOSFETではチャネル下Si層（ボディ層）の電位を固定する端子のレイアウトによって特性が変動する。この世代のデバイスは量産化された久しいが、セルフヒーティングの観点からの解析、レイアウトに着目した構造が示されたこと、合わせて20nm世代FinFETの評価結果が示されたことでも注目されたと考える。Finのフィンガー数によっても、熱抵抗が増大する結果等が示されている。FinFETにおいては、CMOSロジック回路やメモリのデジタル回路の動作周波数では問題とならないが、ESDやアナログI/Oでは注意が必要だと指摘している。
ルネサス エレクトロニクスからは、酸化物半導体を用いたCMOSインバータ回路を論理LSIの多層配線内に埋め込む技術が紹介された（T17-3、関連記事）。高電圧のオンチップ電源インタフェース回路を集積する技術である。これまで、酸化物半導体であるアモルファスInGaZnO（IGZO）を用いたn型トランジスタに加え、アモルファスSnO（第2酸化スズ）を用いたp型トランジスタの技術が報告されていた。今回は初めて、CMOSを実証した（図2）。pMOSのしきい値電圧を調整し、良好なインバータ特性が示された。
